新思科技与台积电携手 为AI与多晶粒设计加速创新

新思科技近日宣布持续与台积电密切合作，并利用台积电先进的制程与3DFabric技术提供先进的电子设计自动化与IP解决方案，为AI与多晶粒设计加速创新。由于AI应用对运算的需求永不停歇，半导体产业需要跟上步伐。从透过Synopsys.ai提供支持以提升生产力与矽芯片结果，领先的AI驱动EDA套装软件，到促成往2.5D/3D多晶粒架构迁移的完整解决方案，新思科技与台积电已经密切合作数十年，为未来包含数十亿个到数万亿个晶体管的AI芯片设计，创造出良好的条件。

台积电生态系统与联盟管理主管Dan Kochpatcharin表示，台积电很高兴能与新思科技合作，利用台积公司先进的制程与3DFabric技术，为AI设计严苛的运算需求量身定制并开发具开创性的EDA与IP解决方案。他提到，最近与新思科技的各种AI驱动EDA套件及通过矽认证（silicon-proven）的IP协作取得的成果，协助共同的客户大幅提升生产力，并为先进AI芯片的设计在效能、功耗与面积上带来显着的成果。

新思科技EDA产品管理资深副总裁Sanjay Bali表示，数十年来，新思科技持续与台积公司密切合作，为横跨所有时代的台积公司最先进节点，提供必须的EDA与IP解决方案。对于协助共同的客户在AI年代加速创新并推进半导体设计的未来，此一合作夥伴关系扮演着举足轻重的角色。正共同挑战科技可能性的极限，并在效能、功耗效率与工程生产力方面，促成具有开创性的进展。

联发科公司副总经理吴庆杉表示，新思科技通过认证的定制化设计解决方案Custom Compiler与PrimeSim，在效能与生产力方面提供的助益，让设计人员得以在台积电的N2制程上，满足高效能类比设计的矽芯片需求。与新思科技扩大协作，让联发科得以充份发挥他们以AI驱动流程的潜力、加速在设计迁移与优化方面的努力，并提升我们将领先的系统单芯片导入各垂直市场所需的流程。

此外，新思科技也与台积电针对全新的晶背（backside）绕线功能展开协作，并在新思科技的数码设计流程中支持台积电的A16制程，以应对配电与信号绕线的需求，达成设计上效能效率与密度的优化。新思科技也提供设计团队可相互操作的制程设计套件（iPDKs）以及Synopsys IC Validator实体验证程序执行档（runset），以应付实体验证规定与日俱增的复杂性，并以高效率把设计转换到台积公司的N2制程技术。

为了进一步加速芯片设计，新思科技与台积电透过台积公司的云端认证在云端启用新思科技的EDA工具，提供共同客户云端就绪的EDA工具、带来精准的结果品质，并能与台积公司先进的制程技术无缝整合。新思科技通过云端认证的工具，包括电路合成、布局与绕线、静态时序与功耗分析、晶体管层级静态时序分析、定制化实作、电路模拟、EMIR分析，以及设计规则检查。

新思科技、Ansys及台积公司彼此合作，借助于三方主要的解决方案，透过全面的系统分析流程，解决多晶粒设计复杂的多物理场挑战。这个基于Synopsys 3DIC Compiler从探索到签核平台一元化的最新流程，整合3DSO.ai并结合供数码与3DIC使用的Ansys RedHawk-SC功耗完整性签核平台，提升温度与压变感知的时序分析。新思科技的3DIC Compiler是一个已经取得台积公司认证的平台，它支持3Dblox与涵盖TSMC-SoIC与CoWoS封装技术的3DFabric。

Ansys公司半导体、电子暨光学事业群副总裁兼总经理John Lee表示，与新思科技及台积公司的合作，是对驱动创新、促成AI未来与多晶粒芯片设计共同承诺的典范。大家齐心协力一起应对多晶粒架构固有的多重物理量挑战，并协助共同客户利用台积电最新的技术，于新思科技的设计环境中，在芯片、封装与系统层级达成绝佳的签核精确度效果。

新思科技全面的多晶粒测试解决方案可与Synopsys UCIe与HBM3 IP一起使用，可以确保制造测试与现场运作期间多晶粒封装的健康状况。新思科技携手台积公司，已使用台积公司的CoWoS中介层技术实际投片出测试芯片，全面支持测试、监控、除错与修复功能。其诊断、可追溯性与任务模式的信号完整性监控，可以针对诸如预测性维护等目的，达成设计中、拉升改善中、生产中及现场的优化。UCIe PHY的监控、测试与修复(MTR) IP，提供晶粒、晶粒到晶粒界面与多晶粒封装层级，的可测试性。

新思科技在N3E与N5等制程技术的UCIe 和HBM3 IP解决方案，取得多项矽晶成功案例，加速IP整合并把风险降至最低。最新开发的Synopsys UCIe IP运作速率高达40G，毋需额外的面积即可实现最大的带宽与最高的能源效率；至于HBM4 与3DIO IP解决方案则在台积电的先进制程上，加速3D堆叠晶粒的异质整合。