联发科先进封装找侯上勇、英特尔战力　AI芯片战略拼「供应链前移」

联发科先进封装布局动作不断，全球供应链管理本部总经理刘添益直言，供应链前移成AI芯片时代关键大战略。刘宪杰摄

联发科全球供应链管理本部总经理刘添益在SEMICON Taiwan 2026的3D IC高峰论坛上，展示已公开的B200加速器成本结构，直言扣掉存储器后，75%成本来自先进封装、组装与测试。过去在单芯片时代，这一块在成本结构几乎不存在。

他表示，现在完全不一样了，站在IC设计业的位置，无论架构设计多漂亮，没有可规模化的封装生态系，它就不是一款产品、只是一份很贵的白皮书。

刘添益指出，过去40年，整个半导体业都按摩尔定律走，每18~24个月晶体管增加1倍，但从2022年后，AI算力需求陡升，需要的是每4~5个月就增加1倍。同时，四大云端服务供应商（CSP）2026年资本支出约7,300亿美元，2027年更可能逼近1万亿美元。

这周期绝对不是过去的PC或手机循环，而是明确的台阶升级，而每往上踏一阶，都得靠整条供应链一同支撑。

刘添益直言，未来谁能在AI XPU市场中取得胜利，都取决于四大重点。

第一是每总体拥有成本（TCO）效能表现，第二是每瓦效能表现，第三是能否配合AI超快的发展节奏，快速推出产品进入市场，最后是供应端的保证，赢得订单却交不出货，是代价最为惨痛的发展结果。

同时，刘添益也举出未来先进封装的三大挑战。

第一是「缺陷」，制程复杂度乘上步骤数，即使只有1个DPPM等级的不良逃逸到下游，一旦落进AI数据中心都可能带来灾难性的后果。因为数据中心运行的是同步作业，一个节点损坏，会导致整个运算丛集跟着停摆，工作就得从上一个检查点重跑。

第二是「良率相乘」挑战，若单一站点掉了3个百分点，整合到最终产品就会变成5个百分点的损失，且这会是扎实的报废品，带来直接的财务损失。更糟糕的是，这类问题多发生在最后阶段，也就是已知良品的载板、晶粒与HBM整合完后，才发现产品出状况。而生产周期长达6~7个月，等于该批产品的交期根本无法补救。

第三是「可制造性」，因为同一颗产品可能有24种做法组合，对大量制造来说，变量与复杂度便成为恶梦，偏偏客户期待的，就是短时间内就陡峭上冲的爬坡曲线，这也大幅增加生产端的压力。

刘添益认为，现在最好的解方是「将供应链往前移」。

传统做法是一个个验证不同元件，待数据没问题再下一步，但现在应将关键零组件与供应链夥伴，在架构定义的阶段便找进来共同合作，双向分享未来数年的技术蓝图。因为如果不分享供应链的技术发展情况，根本无从得知该如何设计芯片。

第二件该做的事情是打破数据孤岛，建立共通界面、共通语言与共通的良率定义分类，让生产端的信号出现时，各方能有相同理解。

最后则是建立一定程度的弹性，不仅技术上有共通界面与多重来源，商业上也确保条款不会将风险压在单一边。因为没有共同承担风险，夥伴就不会投资，未来的AI时代不会诞生自某一颗天才的芯片设计，而是会诞生自最具韧性、最深度协作的供应链生态系。

此次刘添益的演讲，间接证明顶尖IC设计业者，需要投入更多的心力在供应链的整合与技术开发，尤其是在先进封装技术方面。

而联发科近期在先进封装领域，屡屡传出布局新消息，如先前成功延揽刚从台积电退休、曾在先进封装和矽光子领域深度耕耘的侯上勇，前来担任联发科的先进封装副总。更早之前也延揽台积电先进封装老将余振华担任顾问；针对英特尔（Intel）EMIB封装，同样也找来大量英特尔旧将操刀。

其中，侯上勇参加SEMICON Taiwan 2026的矽光子论坛时，直言现在先进封装人力不好找，且联发科本身的先进封装团队，仍有许多加强空间。可看出联发科已明确意识，未来AI芯片时代，非常需要有办法与供应链对接、完成协同设计与技术整合的团队。

契合刘添益所说的供应链前移，补进更多看得懂CoWoS、3D堆叠与矽光子的人才，才有办法从芯片架构发展的第一步，与供应链同步发展。

责任编辑：许经仪