EDA技术缩短集成电路开发、验证与上市时间

应用EDA工具，可以快速在电脑系统进行产品原型开发。Cadence

随着科技持续进步，EDA电子设计自动化技术也持续发展，尤其在电子技术、电脑运算科技、云端云算技术大幅进展下，EDA已成为当今电子技术赖以高速发展的关键技术…

EDA为电子设计自动化(Electronic Design Automation)的缩写，为早期在90年代初自CAD(Computer Aided Design)计算机辅助设计、CAM(Computer Aided Manufacturing)计算机辅助制造、CAT(Computer Aided Test)计算机辅助测试和CAE(Computer Aided Engineering)计算机辅助工程等概念发展而来，EDA技术为以电脑运算为基础工具，再依据硬件描述语言HDL(Hardware Description language)完成设计工作。

运用电脑进行设计开发  高效完成设计需求

EDA技术为建构在电子CAD技术的基础、发展出来的软件系统，为运用电脑系统为平台，整合应用电子技术、运算技术、信息处理等科技实践产品的自动设计需求，而运用EDA技术可以让产品开发工程师以概念、协定开始着手系统设计，大量的开发需求可以透过电脑进行与完成，甚至可以将电子产品自电路设计、产品性能验证分析、IC？电子元器件线路布局、PCB线路最佳化等产品开发过程，全数在EDA系统与电脑平台自动化处理完成。

而现在EDA的概念使用范畴相当广，从电子、电机、机械、通讯，至航空科技、化工、制药、军事、生物科技等领域，都有以EDA技术加速产品开发应用，目前EDA技术已经在多种产业广泛应用，尤其是从设计、性能测试、特性分析、产品模拟等在EDA环境下进行开发与验证，大幅减化开发流程、增加产品开发效能，甚至可大幅节约开发成本。以下的讨论重点将着重在电子电路设计、集成电路与PCB设计方面的EDA技术。

集成电路功能日趋繁复  需使用EDA进行设计

由于现代电子产品的复杂度越来越高，在产品核心的芯片、线路、电路板等关键组件复杂度大幅提升，整合度也不同以往产品设计需求，在精密度与高度整合的前提下，采行传统电子电路设计方法进行产品开发将会越来越难。而EDA技术透过电脑运算作为设计平台，不仅可以提升电路的设计效能，同时也能为设计提供更高的可靠度，减少人力成本，同时进而提升产品设计效能。

尤其早期电子产品小至芯片、大至系统产品，在电子电路的设计思维与模式仍采用标准的整合电路Bottom-Up概念进行系统架构，这种设计方案就跟造房子一样，为一砖一瓦逐步堆砌、建造出一栋房子，在设计复杂度不高、整合度有限的设计需求下，还能应用产品开发需求，但实际运作却有开发效率低、成本高、系统纠错问题较多等限制。

EDA可自系统顶层进行架构  避免耽误开发时程

当前进阶的设计方案为采Top-Down由上而下的设计方法，开发者可以自芯片产品的系统开始着手，在系统顶层先进行功能结构划分，再逐级进行系统模拟、验证，并运用前述的HDL硬件描述语言为高端系统行为进行描述与建构、验证，并透过优化工具进行具体电路导出可实现的集成电路架构或是PCB线路布局，使得原本需要花大量开发时程的前期开发，可以利用高效能电脑系统模拟、分析与验证跑完，大幅加快产品设计的效能，同时也能用更具效率的方式开发大型芯片或是高复杂度的系统架构。

由于EDA设计必须仰赖大量高端系统模拟与系统验证进行开发，开发过程为利用高端系统化概念进行功能组构，所开发的系统更具全面观，可以早期发现设计的架构性问题、并予以修正，避免一开始就做错方向，导致耗费大量成本、时间才发现设计基础需要大幅修正，避开可能的开发资源耗费，也相对减少投入逻辑功能验证与模拟的时间耗费与成本耗损，甚至进一步提升加速系统设计耗费的时程，尤其是面对高复杂度的系统器件开发需求，不采用EDA技术基本上可能已无法面对日趋复杂的开发专案需求。

应用EDA跟进市场趋势  快速开发相关方案

尤其是在半导体产业，在半导体芯片、整合技术、运算架构呈现高速发展，EDA技术也为新一代的电子系统设计带来革命性变化！

即便EDA技术以电脑运算模拟、分析为基础，可随时因应市场需求增添新的元器件或是功能模拟参数，对电子系统设计应用需求具有极佳优势，但实际上EDA可用之可程序化器件解决方案、模拟技术也必须随时跟上市场应用需求，实时因应设计需求提供对应工具与模拟参数，尤其是新颖的元器件、新工具软件、嵌入式系统设计需求、DSP(Digital signal processing)系统设计、中央处理器的系统设计与ASIC对应的竞争技术等等。

早期集成电路的设计方法也是利用大量人工绘图进行，但由电脑技术整合以EDA进行产品设计已经成为集成电路设计开发的唯一方法，因为集成电路的功能越来越繁杂、设计架构越来越庞大，要手动绘制与进行开发已经不符合成本要求。

在集成电路设计领域中，EDA电子设计自动化工具选择其实相当多，其中较重要的以Verilog、VHDL两种软件最为常见，照一般行业状况观察，欧洲与台湾的IC设计工程师倾向应用Verilog，美国集成电路设计则倾向应用VHDL。

EDA工具可助设计验证、除错

Verilog、VHDL两者差异不大，VHDL中文为超高速集成电路硬件描述语言(Very high speed IC Hardware Description Language)，对集成电路设计工程师来说，运用Verilog或VHDL设计集成电路所使用的电脑语言即为硬件描述语言(Hardware Description Language)。电子设计自动化工具(EDA tool)除Verilog与VHDL等HDL硬件描述语言外，另还有可协助集成电路设计工程师用来进行设计功能验证、设计除错的应用软件，这类EDA Tool的开发复杂度会较Verilog、VHDL简单许多。

不同的EDA Tool，大多有其较强的功能应用，多数均同时具备电路设计、模拟分析，甚至还可延伸提供PCB载板的电路自动布局、布线支持，同时也能支持第三方进阶开发工具衔接功能。而IC设计工具选择相当多，其中以Cadence、Mentor Graphics、Synopsys均为ASIC(Application-specific integrated circuit)设计领域相当主流的软件供应商。

功能验证加上物理分析  让设计更趋完美

在设计输入工具方面，是EDA软件必备的功能，如Cadence composer、Viewlogic ViewDraw等，另在硬件描述语言VHDL与Verilog HDL是主要应用的设计语言，此外多数设计输入工具也都能支持HDL，另外如用来设计FPGA(Field-programmable gate array)/CPLD(Complex programmable logic device)的相关开发工具，也多能用为集成电路的设计输入方案。

导入EDA进行设计的另一好处，在于开发者可以用电脑运算平台进行设计验证，几乎常见的EDA工具都会提供模拟分析工具。模拟分析工具除可确认设计是否正确无误外，搭配进阶的参数进行分析，可进一步检测设计方案在实践设计时可能发生的设计问题，在开发阶段可以不用实际硬件线路就能先透过模拟查找出设计问题。另一个导入EDA的好处在于可以在完成设计后进行自动线路布局，多数EDA软件大多也有提供自家的布线工具可使用。