Microchip推出Rev 2.0 PolarFire FPGA桥接器 提升边缘AI连线

Rev 2.0 PolarFire FPGA以太网络传感器桥接器。Microchip

随着边缘AI系统朝向更小型化、高效能发展，传感器连线架构也面临全新挑战，开发人员需要打造兼具低功耗、省空间、安全性、可扩充性及未来升级能力的系统架构。为因应这些需求，Microchip Technology推出PolarFire FPGA以太网络传感器桥接器Revision 2.0，这是一款尺寸大幅缩小、可直接投入量产的标准化传感器整合平台，采用NVIDIA Holoscan Sensor Bridge（HSB） 技术。

Rev 2.0 HSB平台尺寸较前一代缩小60%，支持的摄影机数量提升一倍，采用USB-C供电，可简化机架式部署，同时售价也较第一代产品更具竞争力。这些改进让开发人员能以可扩充、低功耗的10Gb以太网络架构，取代复杂的多界面传感器连线方式，进一步降低整体系统成本及物料清单复杂度。上述优势特别适用于采用NVIDIA Jetson与NVIDIA IGX等边缘运算平台的AI医疗、工业及人形机器人应用。

新版设计采用PolarFire FPGA技术，可支持最多四组摄影机，配备与NVIDIA Jetson兼容的摄影机连接器，并内建光学延迟量测电路，可搭配NVIDIA Latency Display Analysis Tool，完成从传感器撷取到AI推论的端对端延迟验证。

此平台搭载FPGA Mezzanine Card（FMC） 扩充界面，可支持未来功能扩充，并提供MIPI CSI-2、I²C、UART及GPIO等界面。其弹性化设计可支持SLVS-EC 2.0、12G-SDI、HDMI与DisplayPort等多种传感器及影像界面，而无须重新设计核心平台。此外，标准PMOD连接器亦进一步提升系统扩充能力。

Microchip FPGA事业部副总裁Shakeel Peera表示：「开发人员应将时间投入高价值的边缘AI应用开发，而不是花费大量心力整合各种专属传感器界面。第二代以太网络传感器桥接器以低功耗PolarFire FPGA技术为核心，在大幅缩小尺寸的同时，提供兼具能源效率与安全性的基础平台，协助开发团队加速完成从开发到部署的边缘AI系统。」

运用PolarFire FPGA的低功耗、高安全性与高可靠度特性，HSB平台可在空间与功耗受限的边缘环境中，透过以太网络实时处理多组传感器数据。内建的安全与功能安全设计有助于保护边缘AI设备，并支持长期稳定运作。透过与NVIDIA Holoscan SDK整合，开发人员可运用最佳化函式库、AI模型及参考应用，加速产品开发。

此方案提供完整的摄影机、连接线、参考设计、电路原理图及设计文件，并透过 Libero SoC Design Suite 支持RTL开发。整合式Microchip时序与电源管理IC（包括 MCP16701 PMIC）均已完成PolarFire FPGA 验证，可提供适用于量产的电源管理与时脉解决方案，同时降低第三方整合风险。

透过整合式设计，可有效降低系统整合风险、缩短开发周期，并降低以以太网络为基础的边缘AI推论系统整体拥有成本。此方案特别适用于机器人及工业自动化等对功耗效率、确定性延迟及小型化设计要求严格的应用。