新思PrimeTime SI获多家先进IC设计公司采用

全球半导体设计、制造软件暨IP领导厂商新思科技(Synopsys)日前宣布，台湾先进消费性与多媒体芯片设计公司祥硕科技(ASMedia)、凌通科技(GeneralPlus)和虹晶科技(Socle)等3家公司，采用了新思科技的PrimeTime SI做为静态时序分析(Static Timing Analysis；STA)和信号完整性分析(Signal Integrity；SI)的签核(signoff)工具。他们采用PrimeTime SI主要是因为该工具简单易用，且具备以签核为导向(Signoff-driven)的ECO导引技术，可与新思科技Galaxy 设计平台之实体实作(Physical Implementation)工具IC Compiler作紧密连结。

祥硕科技的副总经理张棋表示，祥硕先前使用PrimeTime分析时序，而利用第三方附加式工具分析信号完整性的方式，在设计里留下余量，时序收敛也花费较多时间。选择PrimeTime SI因为信任PrimeTime STA的平台拥有HSPICE的验收精确度。它简化了设计流程，帮助消减悲观性，并宽裕的达到验收标准之内的执行时间。

凌通科技资深处长李公望表示，为了统一全球研发中心的时序验收工具，凌通测试并选用了PrimeTime SI，因为它简化了验收流程，并结合StarRC与IC Compiler启用了完整验收对应的Galaxy解决方案流程，改善了在高频率低功耗设计上的周转时间(turnaround time)。

虹晶科技总经理彭永家表示，虹晶选用了PrimeTime SI，因为它验收驱动的ECO导引科技结合IC Compiler缩减了ECO循环，加速了大型复杂设计的时序验收。虹晶科技将更精准掌握设计时程，加速客户产品进入市场的时间。该技术亦能有效提升芯片于高端制程的效能，提供客户更具竞争力的产品服务。

PrimeTime SI拓展PrimeTime STA与签核的环境，并结合串扰延迟(crosstalk delay)与杂讯(noise)分析以及新一代以签核为导向的ECO导引科技。PrimeTime ECO使用专利申请中的技术提供最快速、扩展性最高的ECO解决方案，与IC Compiler紧密连结减少循环并提供高预测性的时序收敛流程。

新思科技设计分析与签核(Design Analysis and Signoff)行销总监Robert Hoogenstryd表示，对于在紧缩的时程内设计出更大的芯片，如何让时序收敛更有效率是很关键的。运用新思科技时序签核的先进技术，结合可与设计实作高度整合的流程，使用者能立即提高生产力并达成更快的时序收敛。