Cadence展望芯片设计未来：准备迎接「虚拟工程师」时代！
- 吴冠仪／台北
-
重量级EDA供应商Cadence益华电脑的年度使用者大会CadenceConnect Taiwan 2025于8月下旬热闹登场，以「Where Inspiration Meets Innovation」为主轴，邀集来自半导体、系统与AI领域的技术专家分享最新趋势应用案例，并展现Cadence的EDA工具在协助工程师因应AI时代日益复杂的从芯片到系统设计任务之同时，如何运用AI智能功能持续强化各种工具的效能，以加速设计流程并进一步提升设计成果品质。
Cadence台湾总经理宋栢安在开场致词中表示：「科技正以前所未有的速度推进，从芯片设计到系统实现，创新成为制胜关键；」他进一步指出，AI已深刻融入大众日常生活，「不论是透过ChatGPT与AI对话，或是让AI 生成程序码，这些都在颠覆我们对软件开发的想像；」因此工程师的价值必须转向创意与灵感，而非重复性的程序撰写。
对此他特别呼吁与会听众关注设计验证（Verification）步骤，写程序已不再是唯一核心技能，更重要的是如何验证所写出来的设计能被正确实作并高效运作；而Cadence提供的设计实作工具已经支持高度自动化，也持续强化验证工具的自动化与智能功能，让设计工程师能将更多时间与心力放在测试平台（TestBench )的完善，加速创新成果的实现。
半导体市场与AI基础建设的爆发式成长
接下来的专题演说由Cadence系统验证事业群资深副总裁暨总经理Paul Cunningham博士，以「运用代理式人工智能因应智能系统设计挑战」（Harnessing Agentic-AI to Address the Challenges of Intelligent System Design）为题揭开序幕，探讨芯片与系统开发所面临的挑战，并分享如何结合最新的AI代理与智能设计引擎，来加速并最佳化设计流程，推动电子设计迈入新时代。
Cunningham博士首先指出，全球半导体市场规模预测已从2024年的9,500亿美元上调至1.2 万亿美元，仅一年间就有2,500亿美元的成长，背后最主要的动力就是AI数据中心与运算需求。他形容当前的AI基础建设就如同25年前的网际网络，只是起点，未来AI还将渗透至移动设备、机器人、自驾车与医疗健康等应用领域，甚至带来数万亿美元的新市场。
然而，机会与挑战并存。AI芯片规模已经超越数百亿颗晶体管，例如NVIDIA最新一代的Blackwell架构芯片晶体管数量高达2,000亿以上，业界预期在本时代结束前，单一系统的晶体管数量将突破1万亿。这意味着设计方法、制程技术与封装架构必须全面革新，推动产业跨入「后摩尔定律」时代。
面对设计日益复杂的挑战，Cadence提出了「智能系统设计」（Intelligent System Design）的三层策略。首先，在核心层，公司持续以EDA工具与演算法为基础，透过数学与实体模拟来验证与优化芯片设计，确保设计定案前的正确性与可靠性。
进一步延伸至系统层，Cadence 将设计范畴从芯片扩展到封装、电路板乃至完整系统，协助客户进行跨层级的最佳化设计。而在AI与加速运算层，则结合人工智能与异质运算资源，让设计工具能在最适合的硬件平台上运行，以全面提升效能并加快设计周期。
「很多人应该都听过所谓的数码分身（Digital Twin），它本质上就是某种事物的运算模型。而事实上，这正是我们在 EDA 与半导体领域早已做到的事情，例如一颗内含2,000亿晶体管的芯片，在实际制造前，我们就能透过完整的设计与模拟流程确认它能正常运作；」Cunningham博士指出，未来这套模式将延伸到汽车、航太甚至医药领域，实现实体世界的数码化模拟，推动「虚拟药物实验」与「自动化制造」的可能。
从3D封装到虚拟工程师：设计方法的全面转变
随着AI芯片走向异质整合与3D IC架构，Cadence已将完整设计与验证流程整合至新一代Integrity 3D-IC平台，涵盖数码、类比设计，到电源、热效应与应力模拟，形成单一「设计驾驶舱（cockpit）」。这不仅缩短设计周期，也有助于解决散热与翘曲等先进封装难题。此外Cadence也与NVIDIA携手打造专用超级电脑，加速包含各类模拟运算任务。
另一方面，AI也正深刻改变EDA工具的使用方式。Cunningham博士表示，Cadence自2016年开始将机器学习导入设计流程，如今已有超过5成工具运用AI最佳化运作，预计两年内将达9成。更关键的是，EDA工具正在从「最佳化AI」迈向「对话式AI」，未来工程师可直接以自然语言与工具互动，逐步演进到「工具彼此对话、自动协作」的阶段。
他也大胆预测，最终芯片设计将迈进运用代理式AI实现「虚拟工程师」的全新时代，使用者仅需以自然语言描述对芯片的需求与规格，设计工具的AI代理功能就能自动完成从架构、布局到验证的完整设计流程，一位人类工程师（或是非工程背景的使用者）未来甚至可指挥数十甚至上百名「虚拟工程师」协作；这除了将是能大幅加速复杂IC设计流程的重大突破，也能有助于半导体产业界突破人才短缺的瓶颈。
Cadence的AI生态布局与未来蓝图
为了实现这一愿景，Cadence正积极部署AI平台JedAI，扮演各种大型语言模型（LLM）与工具之间的中介沟通角色，让客户能依需求选择在本地或云端执行，整合公司内部的专有数据与知识库；这将成为电子设计迈向代理式工作流程（Agentic Workflow）的重要基础。
在应用层面，Cadence已推出多个AI驱动的工具平台，包括SoC设计布局平台Cerebrus、验证工具Verisium 以及类比／混合信号设计工具Virtuoso Studio，并持续开发支持VS Code的外挂，结合传统工具与AI生成能力，提升RTL设计与测试自动化效率。
Cunningham博士也提到，这些技术正逐步组装成「自动化造芯片」的蓝图，未来只需下达「设计一颗具备特定功能的芯片」的指令，AI就能自动生成完整设计，甚至完成效能与功耗的最佳化。他强调，已经完成了许多惊人的突破，但这仍然只是开始；众多衍生专案可能需要2~5年才能成熟，但绝对具备可行性；有很多机会就在眼前，这是非常非常令人兴奋的时刻！
