创意电子采用Cadence数码解决方案 完成台积电 N3制程芯片

益华电脑（Cadence Design Systems, Inc.） 宣布，创意电子采用Cadence数码解决方案成功完成先进的高效能运算（HPC）设计和CPU设计。其中，HPC设计采用了台积电先进的N3制程，运用Cadence Innovus设计实现系统，顺利完成首款具有高达350万个实例数（instance）、时脉频率高达3.16GHz的先进设计。

另一款CPU设计则是在台积电N5制程技术上，利用以AI驱动的Cadence Cerebrus智能芯片设计工具以及Cadence数码全流程，成功让芯片降低8%功耗、减少9%的设计面积，同时显着地提高了设计生产力。

Innovus设计实现系统高精确度的GigaPlace布局引擎为创意电子提供了对 TSMC FINFLEX单元行布局的支持与脚位接取等，以实现台积电N3制程设计法则检查（DRC）收敛。另外，最先进的GigaOpt引擎透过台积电N3元件库进行最佳配置，同时平衡不同的元件使用率来优化设计。Innovus设计实现系统更具备了大规模平行架构，结合了完善的NanoRoute引擎，让创意电子能够及早在设计流程初期，就能解决信号完整性问题，同时提升布线后的设计相关性。

Cadence Cerebrus与完整的Cadence数码产品线相结合，有助于为创意电子大幅提升功耗、效能和面积的表现，并在5纳米CPU设计上藉由合成、设计实现到签核的完整数码全流程，从而优化设计团队的生产力。Cadence Cerebrus的独特之处在于以AI强化学习引擎，可自主优化创意电子的设计流程，使团队能够超越人类潜力并加快上市时间。

创意电子设计服务单位中心资深副总经理林景源博士表示，Cadence Cerebrus智能芯片设计工具，正是因为其与更广泛的数码流程相互结合，透过AI技术帮助我们实现更快设计周转，同时又能提升PPA表现。此外，Innovus设计实现系统帮助我们完成N3芯片，使团队能够加速创建高效能、低功耗的HPC设计。

Cadence Cerebrus AI解决方案和 Innovus 设计实现系统为Cadence完整数码设计流程的一部分，支持Cadence智能系统设计策略，从而实现了先进制程系统单芯片的卓越设计。