3D/2.5D IC搭配先进封装提升芯片效能

进阶3D/2.5D IC制作方式，逐步扩展TSV应用场合，持续增进阶IC封装技术的可能性。Yole

10纳米制程仍需要多年时间酝酿、优化，对于先进半导体的需求，初期仅能善用3D/2.5D IC与封装技术整合，使半导体芯片进展还能跟上摩尔定律的预期，而随着封装芯片复杂度与功能性增加，进阶封装技术也必须同步升级跟上市场需求…

目前市场热烈讨论的的10nm或是更先进的半导体制程，相关技术发展虽屡传突破，但实际上先进制程要导入量产程序仍有数年的酝酿期要熬，一方面需要经过繁复实验验证确认稳定性，且晶圆制造开发业者需要添购相关制程设备整合，过程资本支出庞大，也需要市场需求支撑。因此新制程的发展导入过程，往往一耗就是好几年。

进阶封装技术 满足高端功能芯片市场需求

但在新制程推出前，新一代的智能手机、平板电脑甚至桌上型电脑，核心关键芯片也必须同步升级满足市场需求，若在芯片制程跨向10nm的速度无法跟上，就必须另辟蹊径，利用封装手段改善现有产品的功能性与电性表现，在关键的高端制程还未上线量产之前，利用先进封装技术满足市场对新功能芯片、高端半导体元件的使用需求。

目前常见的封装技术相当多元，其中以3D/2.5D IC最为热门，因为3D/2.5D IC技术可以利用多组功能芯片进行同质甚至是异质整合的方式，制作成一个功能模块产品，整合的功能芯片可以是单一功能定位的功能升级，例如存储器、快闪存储器等，透过单位记忆芯片的堆叠搭配芯片内连接与外部整体封装，就能在芯片技术无法突破的限制下，以同一个封装体达到数倍甚至数十倍芯片功能增。

异质多芯片封装 可减少元件用量降低成本

另一种异质封装的作法，而是将不同功能模块或系统，透过芯片内连线的方式整合在单一封装体中，甚至将整个系统所需的功能芯片一次打包成为单一元件。以异质芯片整合的方式，可以将功能或系统整合在一个封装体中，借此减省多元件的电路板占位面积，也能进一步缩小产品设计尺寸，而电子设备因为设置的元器件数量减少、PCB板的使用面积更小，从料件数量、机构尺寸、PCB用量都可获得减省而得到更优化的成本架构。

投入新制程不只耗费的时间长，相关制程所需的关键设备资本支出也不低，投资决策错误将造成企业莫大损失，而使用整合封装的方式实现芯片功能、性能提升，可在不需投入大额资本变更？升级产线，即可达到新产品的规格要求，也因此让新一代同质/异质封装技术成为半导体制造的热门方案。

发展10nm以下制程成本高 进阶封装满足高端芯片需求

推动10nm以下制程仍需时间、成本与市场支撑问题，短期内难以大举投入资源导入新制程技术，为了持续满足市场需求，制造业者能否顺畅推动3D/2.5D IC产制方案才是半导体业者能否维持市场竞争力的关键。而发展3D/2.5D IC整合需要半导体制造商、设备商、晶圆、封测厂与产品供应链相关业者的顺畅衔接，虽说与导入10nm新制程遭遇的技术限制与大幅资本支出问题不同，但实际上投入3D/2.5D IC发展的难度也不低。

由于3D/2.5D IC制作方案，须在生产过程导入晶圆矽穿孔(TSV)、芯片堆叠制程与新的立体结构封测方案因应，而在多芯片在封装体内连接所依靠的TSV结构也有不少制作上的技术门槛尚待突破，成本与良率问题需持续改善制程提升效能，而在同质、异质芯片堆叠方面，同质芯片堆叠一般问题较容易解决，仅需关注材料翘曲控制与导通层连接方面问题，而异质芯片整合堆叠由于芯片内连线复杂度大增，除制作成本会因此垫高、也会导致内部连接成本与验证成本提升。

3D/2.5D IC制程需积极改善良率问题

在3D/2.5D IC制程中必须积极改善的良率问题，对于高端Flip Chip覆晶封装解决方案，也必须提升对应技术、材料，加速导入3D/2.5D IC方案商用，相关变动亦直接牵动整体3D/2.5D IC的制造成本，基本上在制造加工的技术问题可透过各种手段改善，反而是高复杂的内部连接结构与加工状态，会大幅提升检测验证的难度，考验制造商在晶圆缺陷检测的能力与实际产线操作的处理经验。

实际开发3D/2.5D IC仍包含许多道高难度工序，如晶圆代工业者需先进行晶圆薄化处理、再以TSV制程凿穿晶圆进行功能芯片堆叠，而后续制程需仰赖封测厂导入高端的覆晶封装方案，使Pillar、Bump能在更狭小的晶圆孔隙中顺利接合，整个过程仍需维持已处理薄化的晶圆材料本身的应力表现、可靠度与低介电材料损坏问题，3D/2.5D IC产品才能顺利产出。

ARM big.LITTLE多核架构 成为移动处理器首选

而在市场应用端的支撑下，使得3D/2.5D IC的市场需求增温，随着半导体芯片设计越来越复杂，功能、性能提升需要制程变更才能获得显着改善，透过现有进阶制程产制功能芯片、搭配向上堆叠以相对于变更整体制程、材料，以更低的成本达到改善半导体元器件整体功能与性能，已成为半导体产业的制作趋势，为让功能芯片顺利朝上方进行堆叠、并协同运行，整合封装第一步就是需导入更先进晶圆级封装(WLP)、覆晶封装等技术，打造高品质的锡球下层金属(Under Bump Metallurgy；UBM)结构借此巩固3D/2.5D IC架构。

近年由于PC、笔记本电脑市场需求疲软，对应高性能运算的处理器已不再是推进先进制程的市场推力，反而是热门的智能手机、平板电脑等产品，在用量、市场需求成为信息产品的主力。对移动设备的轻薄化要求，3D/2.5D IC制造方案刚好可以满足产品的设计需求，也带动核心功能的极致整合设计方案持续推陈出新，以ARM的big.LITTLE大小核架构整合设计就是一个相当显着的案例。

异质核心搭配电源管理机制 针对使用情境优化

目前导入big.LITTLE大小核架构整合设计，已成为移动运算平台芯片的整合重点，如联发科、三星等移动运算平台芯片大厂，均争相导入big.LITTLE大小核架构方案设计新一代移动处理器外，也驱动半导体制造端加紧研发3D/2.5D IC封装技术满足市场需求。使用big.LITTLE架构的系统单芯片(SoC)，目前已经是多核心移动处理器的重点技术方案。

智能手机、平板电脑对效能、功耗表现要求愈来愈严苛，而一般正常使用状态下，手机有7成时间处于待机状态，待机模式仅进行最少量的系统运行状态维持，而改用ARM提出的big.LITTLE大小核混搭架构，可以针对高负载运算启用高效能运算核心、待机状态转换低功耗的精简运算核心弹性切换，针对移动设备的使用情境进行架构优化。另在手机内部的处理器、PMIC(电源管理芯片)、触控IC也在多核心芯片整合趋势下加速整合，透过多功能整合的封装技术方案，达到减少物料清单数量、降低整体成本目的。

除手机大量使用big.LITTLE架构搭配新的整合封装设计外，目前智能电视业者也将big.LITTLE架构方案导入智能电视专用SoC产品中，因为新一代联网电视、智能电视仅在用户操控网络应用或是App加值功能才会出现高效率运算处理需求，正常收视节目则维持数码电视基本操作运行，使用情境与智能手机应用情境近似，因此日本电视SoC业者亦导入big.LITTLE架构提供数码电视高/低运算负载切换的使用需求。