半导体产业关键下一步 先进制程与异质整合扮双引擎

5G带动移动设备与物联网等多元应用，也成为半导体大厂先进制程的主战场之一。沈勤誉摄

全球经贸及产业环境变动快速，面对中美贸易战、缺工缺料、短链供应链崛起等议题，台湾的半导体护国群山仍展现高度韧性，产业地位重要性有增无减。值此关键时刻，半导体上下游业者除了因应外部环境积极调整供应链管理思维之外，也积极发展新一代关键技术，其中先进制程与异质整合可望扮演重要引擎，引领科技产业继续迈进。

先进制程持续推进 移动芯片成主战场

虽然半导体业界不再一味追求摩尔定律的突破，但包括台积电、三星(Samsung)、英特尔(Intel)等大厂，仍豪砸大量研发预算投入先进制程的推进，希望在7纳米以下的制程技术有更多突破与精进。现阶段最主要的需求来自于智能手机、移动设备、物联网等应用，尤其移动设备正逐步整合5G、人工智能(AI)、元宇宙等功能，必须进行大量的数据、图像及数据处理能力，同时持续走向轻巧设计，唯有仰赖先进制程的芯片，才能在追求体积的微缩下兼具强大的运算效能。

为了解决芯片持续微缩、闸极因不易控制容易造成漏电的短通道效应(Short Channel Effect)，造成过多能源消耗而影响效能，各大半导体厂均纷纷针对先进制程设计新的架构。进入16纳米以下的制程后，半导体业界已从平面晶体管(Planar FET)的架构，转向垂直立体型态的鳍式晶体管(FinFET)架构，藉以在日益微缩的芯片中，有效增加与闸极的接触面积，而在10纳米以下的制程，FinFET更是其中非常关键的技术。

过去几年来，在先进制程的竞争局面中，台积电正是因为具备完整的FinFET制程技术与专利，因此能掌握相对优势，在7纳米、5纳米系列拔得头筹，且产能与良率均持续领先。根据台积电在8月底举行的2022台湾技术论坛公布的最新数字，台积电量产5纳米制程已进入第三年，累计生产达200万片，领先其他同业，3纳米制程也即将在下半年正式量产，除了苹果(Apple)与英特尔(Intel)可望率先采用台积电的3纳米制程外，包括高通(Qualcomm)、超微(AMD)、辉达(Nvidia)、联发科也将跟进投片。

以台积电的先进制程蓝图来看，预计在2023年下半量产升级版3纳米(N3E)制程，2纳米制程则规划于2025年量产，其中2纳米相较于N3E，在相同功率下速度可提升10~15%，在相同速度下功耗可降低25~30%。

不过，三星在先进制程也来势汹汹，在3纳米制程放手一搏，改采闸极环绕式晶体管(GAAFET)架构，其晶体管透过360度包覆的环状结构，可有效增加对电路的控制与稳定性，减少短通道效应。以主战场移动通讯芯片观察，三星本身在智能手机市场称霸多时，现阶段三星不管是自制或外购的中高端移动芯片，多采取三星的5纳米以下制程，让三星在移动芯片的先进制程大有斩获，但后续3纳米制程的效能表现，是否能吸引外部客户下单，将是其能否靠GAAFET架构弯道超车台积电的重要观察指标。

实现尺寸微缩、多重功能 异质整合成新路径

除了先进制程的推进外，异质整合技术俨然是推动半导体业界持续创新的另一个主要动能。由于芯片尺寸的缩减已接近极限，且必须进一步提高密度来提升性能，光是制程技术的演进不足以满足芯片「体积缩小、性能提升」的无止境需求，因此业界开始将脑筋转往构装技术的发展。

相较于传统封装是将单一功能的个别晶粒进行封装，所谓的异质整合，则是在3D维度的空间中进行系统级封装(System in a Package；SiP)，且不仅是将多个芯片整合在一起，更可包含非芯片的主、被动元件，例如可将处理器、存储器、逻辑元件、类比元件、被动元件、射频(RF)芯片、连接器、微机电系统(MEMS)都整合起来，成为一个多功能、高整合度的单一封装体。

事实上，从1991年以来，遵循摩尔定律节奏的国际半导体技术蓝图 (International Technology Roadmap for Semiconductors；ITRS) 一直是半导体产业技术往前迈进的指南针，但在2016年7月ITRS已转型成异质整合蓝图(Heterogeneous Integration Roadmap；HIR），由此可见，异质整合将取代制程微缩，做为实现元件尺寸微缩与功能整合的新路径。

整体来说，异质整合的主要目标是系统微缩，希望能做到信号路径更小、带宽更大、耗电更低、尺寸更薄与更小，但必须同时考量性能、功耗与面积的最佳化。现阶段有两种主要作法，其一是将互联线宽做得更细，其二是透过3D堆叠来提高晶体管等元件密度，在一个封装结构中，就能将更多功能的芯片与元件整合进去。

以台积电为例，正针对异质整合的趋势积极发展系统级整合芯片(System on Integrated Chips；SoIC)、整合型扇出(Integrated Fan-Out；InFO)、矽基底系统级封装CoWoS(Chip on Wafer on Substrate；CoWoS)等技术，其中InFO封装技术具备体积小、低功耗、散热佳等优势，特别适合智能手机、物联网等移动应用，至于CoWoS则可整合存储器与逻辑芯片，并改善传输带宽，是云端数据中心、AI等高效能运算应用的绝佳解决方案。

根据台积电的先进封装蓝图，下半年将开始生产SoIC芯片堆叠制造，2023年3D Fabric全自动化工厂正式运作，未来几年将逐步扩充先进封装产能，预计2026年SoIC产能将扩大到20倍以上。

摩尔定律是否已死仍是未定之论，但可以确定的是，半导体业界已从过往的单一路径，转变成多重路径并进的态势，包括先进制程、异质整合、新材料、封装结构等方面都已找到可行的突破点。放眼未来，尽管技术创新的挑战不小，但只要整个生态系能够掌握趋势、携手合作，必能持续开创出半导体产业的新价值。