抢攻AI商机 联电于SEMICON Taiwan 2024分享先进的3D IC技术方案

联电的晶圆对晶圆（wafer to wafer；W2W）3D IC解决方案，透过3D堆叠技术，将定制化的高带宽存储器及处理器芯片进行立体堆叠，提升运算效率，为各项AI边缘应用提供绝佳技术解方。UMC

随着人工智能（AI）的快速发展，半导体技术变得益发重要。不论是在数据处理与传输效率，或是在发展边缘运算及终端设备的创新中，其需求都在上升。联电看好AI市场的发展潜力，积极投入3D IC、高速传输及电源管理等技术。并受邀于此次SEMICON Taiwan 2024技术论坛分享如何透过半导体制程推动AI技术发展，展现其布局相关市场的决心。

AI的发展促使数据传输的需求激增，也导致了传输效率上的瓶颈，如通讯发展从3G、4G到目前的5G及未来的6G，频段的大幅增加，连带使射频前端所需的天线、开关、低噪声放大器（LNA）和功率放大器（PA）等数量显着增加，然而，模块的尺寸却需保持不变。为了解决这个问题，联电技术开发处执行处长马瑞吉（Raj Verma）在SEMICON「半导体先进制程科技论坛」上，发表了联电业界首项RFSOI 3D IC解决方案，透过立体堆叠RFSOI晶圆，让装置在整合上能容纳更多射频元件以满足未来带宽上的需求，在不影响效能的情况下，缩小射频前端的芯片面积达45%以上，为通讯射频前端模块打造绝佳的解决方案。

随着人工智能从云端扩展到边缘，新的应用不断出现并扩大人工智能市场的规模。根据IMARC Group的报告，2023年全球边缘人工智能市场规模达154亿美元，预计2032年将成长至709亿美元。可以想见在近期的未来，AI边缘运算将非常广泛的延伸至生活中的应用，像是自动驾驶、机器人技术、工业4.0、智能城市等，商机无限。

然而，现有的AI解决方案在边缘运算应用上往往面临成本过高或者是处理效能有限的挑战。对此，联电市场行销处副处长黄学经于「异质整合国际高峰论坛」以近记忆计算解决方案带动下一代边缘人工智能为题，发表联电晶圆对晶圆（wafer to wafer；W2W）3D IC解决方案，透过矽堆叠技术，将定制化的高带宽存储器及处理器芯片进行立体堆叠，垂直的整合缩短了数据运算时传输的距离，进而提升运算效率。此方案结合供应链夥伴以一站式的平台，提供客户有效的设计流程、经过验证的封装和测试路径，满足边缘运算装置运算效率快、能耗低、成本效益高、尺寸小的应用需求。