新思科技利用台积电先进制程加速新时代的芯片创新

新思科技近日宣布与台积电针对先进制程节点设计进行广泛的电子设计自动化与IP协作，并且已经在各种人工智能、高效能运算与移动设备设计中进行部署。最新的合作内容包括协同优化的光子IC流程，针对矽光子技术在追求更好的功率、效能与更高的晶体管密度的应用需求，提供解决方案。新思科技也特别点出业界对其针对台积电N3/N3P与N2制程技术量产就緖的数码与类比设计流程所展现的信心。同时，双方也正在合作开发新时代的AI驱动流程，包括可提升设计生产力与优化效果的Synopsys DSO.ai。此外，新思科技目前也针对台积电的N2/N2P技术，开发广泛的基础与界面 IP产品组合。

新思科技EDA事业群策略暨产品管理副总裁Sanjay Bali表示，新思科技量产就绪EDA流程的进展，以及可支持3Dblox标准的3DIC Compiler与光子技术的整合，加上范围宽广的IP产品组合，让新思科技与台积公司得以协助设计人员在台积公司先进的制程上，针对他们的芯片设计实现更高层级的创新。他指出，新思科技与台积电合作数十年累积的高度信任，为产业提供重要且必须的EDA与IP解决方案，透过节点与节点间更快速的迁移，提供令人注目的结果品质与生产力提升。

台积电设计建构管理处负责人Dan Kochpatcharin则表示，台积电与新思科技等开放创新平台生态系合作夥伴的密切合作，协助客户满足最具挑战性的设计需求，并在各种高效能运算的设计中，包括从埃米的装置到复杂的多晶粒系统，都处于创新的最前沿。他指出，台积电与新思科技将携手协助设计团队在台积公司最先进的制程节点上，打造次时代的差异化设计，并加快达成结果所需的时间。

新思科技针对台积电N3P和N2制程技术提供的量产就绪数码和类比设计流程已部署在一系列人工智能、高效能运算和移动设计中。以AI驱动的模拟设计迁移流程可以实现从一个制程节点到另一个制程节点的快速迁移。新流程可用于TSMC N5到N3E迁移，并新增至新思科技为TSMC N4P到N3E和N3E到N2制程所建立的流程。

此外，新思科技也提供设计团队可相互操作的制程设计套件以及Synopsys IC Validator实体验证程序执行档，以便高效率地将设计转换到台积电先进的制程技术。Synopsys IC Validator支持全芯片的签核，以因应日益复杂的实体验证规则。Synopsys IC Validator目前已经取得台积电N2与N3P制程技术认证。

AI训练的庞大数据处理量，需要低延迟、节能且高带宽的互连，而这也带动光收发器与使用矽光子技术的近封装/共同封装光学元件的采用。新思科技与台积公司目前正针对台积公司的紧凑型通用光子引擎技术，开发端对端的多晶粒电子与光子流程解决方案，以强化系统效能与功能。此流程藉由Synopsys OptoCompiler涵盖光子IC设计，并使用Synopsys 3DIC Compiler和Ansys多重物理场分析技术与电子IC完成整合。

新思科技正针对台积电的N2与N2P制程技术开发广泛的基础和界面IP产品组合，以便更快速地完成复杂的AI、高效能运算与移动设备的系统单芯片设计。利用N2与N2P技术的高品质PHY IP，包括UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY 与M-PHY、USB、DDR5 MR-DIMM 以及LPDDR6/5x，让设计人员能从台积电最先进制程节点在功耗、效能与面积的提升上受益。

此外，新思科技针对台积电的N3P制程，提供通过矽验证的基础和界面IP产品组合，其中包括224G以太网络、UCIe、MIPI C/D-PHY 与M-PHY、USB/DisplayPort 与eUSB2、LPDDR5x、DDR5，以及PCIe 6.x，而DDR5 MR-DIMM也正在开发中。新思科技为台积电先进制程推出的IP，已获得数十家业界领先的公司采用，以加速其产品开发时程。