瑞昱采用Cadence Tempus时序解决方案完成 N12制程芯片设计

益华电脑（Cadence Design Systems, Inc.）宣布，全球顶尖的网络与多媒体芯片大厂瑞昱半导体成功使用 Cadence Tempus时序解决方案完成N12高效能CPU核心签核任务，同时大幅提升功耗、效能和面积。采用 Tempus时序解决方案，瑞昱提高两倍的生产力，并且与之前的方法相比，成功缩短50%的设计收敛周转时间。此外，瑞昱还将其运算成本和存储器占用量降低50%。

Cadence 签核解决方案为瑞昱团队提供了几个主要优势，包括：一、准确的黄金签核分析：Cadence Tempus时序解决方案和Quantus萃取解决方案，使瑞昱团队能够自信地提供准确、有效的芯片设计。二、提高生产力并缩短排程时间：Tempus ECO选项搭配SmartMMMC最佳化功能，使瑞昱在Innovus设计实现系统中达到更少的迭代，更快地时序收敛。三、节省运算资源：具有并行多模式多角技术的Tempus CMMMC功能，使瑞昱能够在单次执行中签核所有场景，以便更快达到设计收敛，并可显着的节省所需要的运算资源。

瑞昱半导体黄依玮副总表示，能准时达到上市时间目标并且能有最优化的芯片效能，对我们业务至关重要，而Cadence Tempus时序解决方案助力我们实现这些目标。与Cadence成功地完成N12设计专案合作，迅速实现了可运行芯片，计划在多种技术的多项新专案中采用Tempus时序解决方案。

Cadence数码签核事业群研发副总裁Sharad Mehrotra表示，随着先进的制程设计和愈来愈复杂，像是瑞昱这样的客户要快速提高生产力、符合上市时间并实现最佳的PPA非常重要。与瑞昱紧密合作，验证Cadence的时序签核解决方案策略适用于团队的所有关键需求。瑞昱已成为不断成长的签核解决方案客户群之一，我们期待未来持续成功合作。

Tempus时序解决方案是更广泛的Cadence数码全流程的一部分，提供签核和设计tapeout的快速路径。

Tempus时序解决方案和数码设计完整流程支持Cadence智能系统设计策略，加速 SoC 设计的卓越性。如需有关 Tempus 时序解决方案的更多信息，请参考Cadence官网。