AI重塑芯片验证　Siemens EDA解析设计工程师新角色

半导体产业持续增加验证人力，AI重塑芯片验证，Siemens EDA解析设计工程师新角色。西门子

AI芯片与智能系统持续演进，设计验证所面临的挑战也从晶体管数量与运算规模，扩展至软硬件、传感器及AI模型之间的复杂互动。在年度DVCon Taiwan大会上，Siemens EDA设计验证技术产品管理总监Moses Satyasekaran，就以代理式AI（Agentic AI）为主轴，探讨如何突破既有工具与专业分工的界线，让验证从个别任务的执行，走向能依据结果持续调整策略的协作流程。

他并以「设计与验证科学家」（Design & Verification Scientist）描述未来工程师角色的发展方向：当AI逐步承担例行操作，工程师将更专注于验证策略、风险评估与结果判读，协调工具与AI代理，确保设计达到可信赖的RTL签核条件。

验证复杂度从芯片规模延伸至系统互动

半导体产业持续增加验证人力、运算资源与方法学投资，然而随着设计复杂度持续提升，验证生产力仍然是芯片开发流程面临的重要挑战之一。Satyasekaran指出，除了IP数量、组态与设计状态持续增加，另一个更难处理的因素，是不同领域之间的相互依赖。他以进入家庭的人形机器人为例说明，系统必须与人、宠物及居家环境互动，并在非受控条件下感知、决策与移动。在面对这类应用时究竟该验证软件、硬件、传感器、AI，还是马达？「答案当然是全部都要验证，而且还要验证它们如何一起互动。」

这意味着功能正确性、功能安全、网安及功耗都需要放在共同情境中检视；即使各个元件分别通过测试，组合之后的系统行为仍可能产生新的验证需求。而类似变化也出现在芯片开发流程。Satyasekaran指出，过去偏向下游阶段处理的可测试性设计（DFT），正与功能验证更紧密结合，当专业领域开始交会，团队除了提升单一工具效能，也需要能跨工具理解问题、共享信息的工作方式。

Satyasekaran引述了一项由Siemens EDA与 Wilson Research Group于2026年发布的《Functional Verification Study》报告，指出有82.8%的受访者已将AI应用于实际验证工作，而非仅停留在评估或概念验证阶段，但涉及较广泛跨流程整合的比例仅9%。这项落差反映出，AI采用速度已超前于工作流程的整合速度。

为此，Siemens EDA以Questa One智能验证工具组合为基础，进一步导入代理式AI工作流程，以降低跨工具、跨流程验证活动之间的协作瓶颈。Questa One整合了模拟、形式验证、静态分析、验证管理与覆盖率分析等验证技术，能协助工程师检查芯片设计的功能正确性、追查错误并掌握验证进度。

从智能引擎走向跨流程协调

Satyasekaran表示，在既有工具层次，AI已能协助产生设计与验证内容、安排回归测试优先顺序、分析错误根因，以及找出覆盖率缺口。然而，一次测试结束后，团队仍须判断下一步：是要继续模拟、改用形式验证，或回头检查规格与设计？这些执行之间的决策与信息交接，往往仍仰赖工程师手动完成。他以F1赛车维修团队比喻，每位成员即使动作很快，若缺乏协调，也无法让赛车顺利离开维修区。验证流程同样如此，个别工具的速度提升，必须配合整体工作流程的协作，才能转化为开发效率。

代理式AI正能弥补这段协调工作。当工程师提出目标，AI代理会将目标拆解成任务，呼叫工具取得证据，再依据结果调整后续策略，并把先前执行累积的知识带入下一轮分析。这套流程涵盖规划、设计、验证、除错与收敛等步骤，且能往返修正。例如，除错时发现异常，可以回头检查规格与RTL是否一致；分析覆盖率后，也可能需要重新调整测试计划。「重点在于验证策略。」Satyasekaran强调，团队需要依据当前状态决定适合采取的验证方法。

在产品实作上，Questa One Agentic Toolkit提供RTL程序码、Lint、时脉域跨越（CDC）、验证规划与除错等代理，协助产生RTL、设定检查、建立验证计划，以及交叉分析波形、断言、覆盖率与纪录档，并由工程师审查结果与修正建议。根据Satyasekaran的分享，客户需求除了从规格产生RTL，还包括从既有RTL整理规格，以因应既有设计缺乏完整文件或相关知识难以延续的情况；另一个案例则是AI代理从已发现的错误识别相似异常，进一步找出其他位置的问题，呈现AI协助扩大分析范围的应用方式。

串联验证知识  工程师掌握风险与签核

要让代理有效协作，Satyasekaran提出几项关键条件：理解验证领域的工程脉络、连结不同次执行累积的信息，以及保持架构开放性。系统必须掌握微架构、规格与验证背景，透过验证引擎取得结果，再将历史数据与处理经验带入后续分析，才能持续推进工作。

例如当系统再次遇到类似的Lint问题，便可运用先前累积的信息，减少重复分析。Satyasekaran指出，不同次的执行之间需要有连结，让第一次、第二次乃至后续执行所学到的经验，能够回馈至验证流程。另一方面，客户已使用不同的大型语言模型、开发环境与代理框架，验证工具也必须能够融入这些既有环境，让跨流程协作得以落实。

在这样的架构下，人类工程师的专业判断仍是关键，AI代理可以拆解目标、安排任务并调整验证策略，但操作边界、风险评估与最终签核仍须由工程师掌握。工程师必须认知：「我的判断很重要，不是LLM的判断，也不是代理流程的判断，而是我的判断。」Satyasekaran强调，对芯片结果负责的仍然是参与设计与验证的人。

这也是他认为的「设计与验证科学家」角色重点。面对难以穷尽的测试组合，工程师必须依据证据判断验证是否足够、剩余风险是否可接受，以及是否已具备签核条件。当例行操作逐步交由AI代理处理，工程师将投入更多心力探索异常、验证假设，并确认自动化流程所产生的结果值得信赖。

现场展示：从代理式验证到FPGA原型开发

Siemens EDA团队也在DVCon Taiwan现场展示Questa One的验证能力与代理式工作流程，并特别强调Questa One的开放整合特性，表示该工具可搭配Siemens Fuse EDA AI系统，也支持其他代理框架与主流AI程序开发环境；着眼许多客户已建置自有AI平台与内部流程，让验证工具配合既有环境，有助于保留先前投资，降低重复建置与转换工具的负担。

在硬件辅助验证方面，现场展示的Siemens Veloce proFPGA CS UNO Desktop采用AMD VP1902 FPGA，是Veloce proFPGA CS系列的单FPGA原型开发平台，并透过Veloce Prototyping System软件整合开发流程。该平台采用桌上型、可携式设计，可透过扩充子板连接不同周边界面，配合应用所需的I/O与外部装置；藉由FPGA原型承载设计，开发团队可在芯片完成前推进软件开发与软硬件整合测试，将验证范围由芯片内部功能延伸至实际系统互动。