西门子推出Catapult AI NN简化先进芯片级系统设计之AI加速器开发

西门子数码工业软件近日推出Catapult AI NN软件，可帮助神经网络加速器在特殊应用集成电路（ASIC）和芯片级系统（SoC）上进行高端合成（HLS）。Catapult AI NN是一款全面的解决方案，可对AI架构进行神经网络描述，再将其转换为C++程序码，并合成为Verilog或VHDL语言的RTL加速器，以在矽晶中实作。

Catapult AI NN整合用于机器学习硬件加速的开源套件hls4ml，并整合西门子用于高端合成的Catapult HLS软件。Catapult AI NN由西门子与美国能源实验室部门Fermilab及hls4ml的其他主要贡献者合作开发，能满足机器学习加速器设计对定制化矽晶功耗、效能和面积的独特要求。

西门子数码工业软件副总裁暨高端设计、验证与能效总经理Mo Movahed表示，无论是神经网络模型的交付流程，或是将此模型手动转成硬件实作，效率都非常低，且耗时、容易出错，尤其是建立和验证为特定功耗、效能和面积量身打造的硬件加速器变体时。透过令科学家和AI专家彻底善用业界标准的AI架构（例如神经网络模型设计），并将这些模型完美合成至针对功耗、效能和面积（PPA）进行过最佳化的硬件设计中，为AI和机器学习软件工程师开创了前所未有的可能性。西门子新的Catapult AI NN解决方案，使开发人员能在软件开发期间同时进行神经网络模型的自动化和实作，使PPA达到最佳表现，为AI开发的效率与创新开创新的纪元。

随着runtime AI与机器学习任务从数据中心移转至消费性电器、医疗器材等各式设备，现今对适当大小的AI硬件需求迅速成长，以减少功耗、降低成本并实现最终产品差异化。然而，比起可合成的C++、Verilog 或VHDL语言，多数机器学习专家更乐于使用TensorFlow、PyTorch或Keras等工具。过去，AI专家一直无法经由简单的途径，在适当大小的ASIC或SoC实作中加速机器学习应用。

hls4ml计划即为了弥补此缺陷而生，该计划从TensorFlow、PyTorch或Keras等AI架构中描述的神经网络产生出C++程序码。接着能部署C++程序码以进行FPGA、ASIC或SoC实作。

Catapult AI NN将hls4ml的功能扩展至ASIC和SoC设计，其中包含针对ASIC设计量身打造的专用C++机器学习函数库。利用这些函数，设计人员能在各项来自C++程序码的替代性实作中，对延迟性和资源作出取舍，使PPA达到最佳表现。此外，设计人员现在还能评估不同神经网设计的影响，为硬件判定最佳的神经网络结构。

Catapult AI NN现已开放早期采用者使用，并计划于2024年第4季向所有使用者全面开放。