Cadence以代理式人工智能推动芯片智能自主设计的普及

Cadence研发主管于Agentic AI技术研讨会展示全系列代理AI解决方案。Cadence

代理式人工智能（Agentic AI）跃昇为产业界的热门议题，激励IC设计的应用开启全新的应用领域，EDA国际大厂益华电脑（Cadence Design Systems，以下简称Cadence）于2026年5月27日在新竹举办「智能自主：Cadence Agentic AI技术论坛」，提供台湾IC设计产业一个深度的探询与实际体验的机会。

Cadence台湾区总经理宋栢安（Brian Sung）的开场致词中，他观察到现场的来宾带着NB来参加论坛，当中仍抽空修改着自己撰写的程序码，展现台湾工程师的努力与坚持，在工程业界逐步接受大语言模型（LLM）生成程序码的时代，他提醒重新思考工程师的新价值与新机会，尤其在驾驭Agentic AI技术之际，新的AI工具正标示着写程序已不再是唯一核心技能，更重要的是转向设计创意与架构精致化的能力，以及验证新的芯片设计能被正确实作并有高效运作的实际成效。

论坛的主题演讲由资深产品管理事业群总监Matt Graham担纲，他将2026年4月举办的CadenceLIVE Silicon Valley论坛中展现Agentic AI的产品蓝图做了聚焦，Cadence持续努力运用Agentic AI推进「虚拟工程师」协作的新目标，赋予LLM具备自主推论与呼叫工具的能力，揭示使用者仅需以自然语言描述芯片的需求与规格，而Cadence设计工具的AI代理功能就能接续自动完成从架构、布局到验证的设计流程，透过人类工程师指挥数十甚至上百名「虚拟工程师」协作，大幅加速复杂IC设计流程的重大突破，进而解决半导体产业界突破人才短缺的瓶颈。

推动Cadence AgentStack产品在线市 以Agentic AI迈向设计自动化之路

Cadence善用汽车产业的自驾车系统的Level 1到5的功能来比拟，将旗下的EDA工具分成三个阶段的分类，首先是称为「Optimization AI」最佳化设计的产品线，这是指现阶段透过机器学习（AI/ML）与演算法完成的应用软件，主要发挥在PPA最佳化，或是提高设计验证的效率，当中他举出最脍炙人口的两个范例是Cerebrus AI在SoC数码设计或是绕线设计的签核，以及设计验证（Design Verification）上的Verisium AI验证平台，二者皆展现在生产力与效率提升的强大优势。

第二阶段称为称为「Tool Agents」，这是将Cadence的每一个重要产品加以转化成独立的Agent，并使用LLM提供自然语言的对话，除了在操作界面上解决复杂的功能指令与参数设定、功能查询或使用建议等工具之外，最主要的功能是发挥在除错、系统层设计上的辅助，让「Tool Agents」理解使用者的设计意图，成为更容易使用的助手，摆脱看不完与查不尽使用手册的困境。

第三阶段就是「超级代理 (Super Agents)」的AI工具，这可以举Cadence的ChipStack等AI Super Agents工具组合做为代表，这些系列的「Super Agents」横亘Cadence整个EDA产品线的所有成分，透过「Super Agents」调用不同阶层的Agent来完成自主设计所需要的工作架构，瞄准达成初步自动化与自主设计的流程的发展机会，值得一提的，这个架构最重要的是同步让工程师在整个自主设计流程中，随时可以进行介入、检查、监督与下达是否继续执行的流程，而「Engineers in the Loop」的坚持成为确保设计的品质与精准度的必要手段。

Cadence在代理AI的布局除了专为DV所开发的ChipStack之外，还有包括ViraStack（定制化与类比设计）、InnoStack（数码设计与签核）、3DStack（3D IC设计）与SystemStack（多物理场模拟）所一共打造的五个独立「Super Agents」产品线，以及用于跨设计堆叠、调度代理工作流程编排架构的「Cadence AgentStack」作为主控代理，这些产品线预计2026年下半开始陆续上市，有些最早的「Super Agents」产品在6月底就可以先看到。

设计规格与意图的理解是Agentic AI运作架构的关键起点

Graham整理大部分工程师对Cadence AgentStack最常关注的问题，发现普遍的关心围绕在Agentic AI能否产生好的RTL程序码能力，对此他也强调「Engineers in the Loop」的重要概念，Cadence尝试协助人类工程师透过Agentic AI去管理正确的产品设计过程与确保设计品质， 而工程师的监督还是关键。

另一个常被问的，对于Agentic AI是用RTL码去建立TestBench平台做设计验证的怀疑，Graham强调Cadence不是用RTL码来做验证测试，而是从设计规格、意图来做测试计划，再接续扮演与组合成一个高品质输出的标准验证程序，这显示Agentic AI工作架构虽然让使用者可以借助自主调用底层多个Agent工具、组成庞大的平行化的运作流程，但是核心是建立在Agentic AI了解设计意图的重要性，透过AI与人类工程师多层次的对话、平行处理多个协作后，产生一个完整的设计芯片的架构，所以掌握清晰的设计规格是Agentic AI的起点。

再者，Cadence以Mental Model做为理解设计意图与降低AI幻觉的一个重要技术，其直接驱动Agent整合包括设计规格文本、RTL代码、设计参考文件，然后建立设计意图与知识库，根据这些意图再搭配ChipStack去扮演一个类似于初阶工程师的角色，Cadence整理出一套端到端的Agentic AI工作架构，首先从规格建立的基础阶段，透过Agents爬梳文件、旧有的RTL与初步的规格文件数据的整理，第二阶段是建立基础的Mental Model了解设计的意图、限制与需求，第三阶段是建立测试计划，然后分享这个计划给不同的Agent，各自产生测试计划与验证程序码，第四阶段是透过Agent执行代码，以及的第五个阶段做为整理测试成果与除错设计程序码，这些过程可以反覆特定的循环或是迭代，一直到高品质的设计工作可以完成。这也再一次阐述人类工程师与ChipStack的合作的模式，其成功设计的关键，将不再是以写出多好的RTL为核心，而是转而透过定义出更好的设计规格文件与需求，让Agentic AI达成自主执行任务。

Jasper AI与ChipStack紧密整合加速Formal验证的程序

接续由Cadence 技术专家谈AI与形式验证（Formal Verification，形式验证）的整合，聚焦于Jasper产品线与ChipStack的强势整合而形成的重要程序，并针对IC设计初期验证进行有效的设计评估，其可以在ChipStack的辅助执行Testplan和Testbench的内容生成，透过Agent去自动呼叫Autocorrect Sub-agent来做自动修正与反覆迭代验证，一直到完成Formal签核，这个流程一般约15到20分钟就可以完成一个Formal验证的程序，效率相当吸引人，并让工程管理者可以在很短的期限内能够能找到问题，具有重要的功效。

ViraStack展示类比线路设计的Agentic AI工作架构

Cadence技术专家接续深度介绍展示ViraStack类比线路设计的Agentic AI工作架构，技术专家以Cadence的Virtuoso产品搭配ViraStack做为范例，展示不同的底层传统工具与Agent的串接与呼叫整合，使用自然语言的方式指挥Agent来做一些诸如设定快速执行的程序以改善效率，透过与Help Agent的对话来驾驭演算法优化与迭代以获得更有效率的结果，也使用SKILL Agent来帮你写程序码，逐步往自动化的路上前进。

下午场次的产品展示包括Allegro X AI来做PCB 设计，介绍AI驱动PCB自动化的设计流程；另外，Cadence 也介绍Optimality Explorer所做的多物理场功能验证与设计自动化的功能，聚焦于线路绕线设计时的电子信号完整性（SI）与热效能上的优化做到设计收敛的功效。

下午Cadence深度解析数码设计的AI工具更新，介绍Agentic AI架构启动SPEC-To-RTL来执行PPA最佳化的方法，透过上层的Super Agent的密集整合，看到用LLM做RTL生成的品质如何展现同步考量PPA的效益，他还进行几个市场主流LLM生成RTL的实验，发现RTL生成目前仍需要人类工程师来做优化才能推动，而Super Agent的角色仍处于辅助阶段。

从跨部门的设计整合 看到Agentic AI的真正的威力

客户分享是论坛的重头戏之一，由联发科技资深技术经理黄建霖分享导入Cadence Agentic AI设计实务的经验，他观察到目前的Agentic AI对DV工程师、架构或演算法设计工程师是相对有利的受惠者，因为透过Agentic AI工具可以加速拿到一个已经由AI验证过的设计，省下过去大量与芯片硬件线路设计团队来回沟通的时间。

再者，黄建霖认为企业导入Agentic AI架构时，整个公司内部原本的设计流程是没有改变的，如果设计团队能够善用诸如ChipStack做为虚拟工程师的角色而得到清楚的验证方式与流程，藉着Agentic AI强力推进而获得一套高品质闭环的验证流程与标准，进而一体适用到其他所有的芯片设计专案，这个Agentic AI平台提供的设计架构就有重要的价值，现实面来说，只要企业对Token和算力的预算和成本是可以接受，Agentic AI平台节省人力并提升效率是可以期待的。

他的结论是Agentic AI不代表全自动化，所有的设计节点一定要人类工程师的介入，要导入Agentic AI的架构，首先还是写好设计规格，换句话说，如果原本就严苛要求规格撰写的设计团队，在Agentic AI时代将会非常吃香。最后，他认为Agent生成的RTL在实务上比较属于High-Level Synthesis（HLS）或行为级描述（Behavioral Level）的思维模式与用途，工程师仍需要电路布局或过去由数据库产生的设计架构加以组合，才能做到可用、可量产的RTL程序码，目前Agentic AI能把Clock Gating（时脉闸控）做好已经算是厉害的。

Conformal AI Studio、数码设计的实作与签核与InnoStack高度整合

接续由Cadence展示Conformal AI Studio与Agent的应用，改善RTL工程变更（ECO）的执行速度与修补品质大幅提升，并能够与 Cadence 内部诸如Cerebrus等多个AI引擎一起协作与深度整合，辅助设计团队克服芯片验证挑战，达成生产力提升的效益，加快低功率数码设计签核的需求。

压轴场由团队详细介绍Cerebrus搭配InnoStack来优化数码设计的实作与签核，整合Cerebrus与Verisium验证平台等智能芯片设计工具，并透过Cadence JedAI数据平台串接多引擎与大数据数据，以应对大规模运算及大型芯片的设计。

诚如Cadence台湾区总经理宋栢安所言，他强调Agentic AI的设计方法与团队运作的概念已经完成了许多惊人的突破，但这仍然只是开始，此架构透过「虚拟工程师」协作，绝对具备可行性， Cadence期盼携手客户一起推动芯片定制化与自主设计的普及，并创造更大的商业成功。