提升视讯处理效能 SoC整合显示存储器多元架构

在SoC系统运行低功耗要求前提下，如何维持极佳的视讯输出效果，成为新一代SoC产品需正视的设计问题。Renesas Electronics

为了提高使用者体验，原有针对节省料件成本、简化物料清单项目而开发的SoC元件，也逐渐需朝向提升运作效能、整合高效显示芯片，甚至内嵌显示存储器以强化产品表现，同时，也是基于压缩成本考量，SoC的嵌入显示设计方案，也必须兼顾成本与效能考量...

SoC(System on a chip)系统单芯片技术方案，随着应用潮流变迁，原有基于缩小产品体积、缩减料件成本目的，在消费者越来越要求产品效能表现下，SoC也被赋予更高的效能要求。例如，直接影响用户操控体验的视觉相关图形处理设计，就成为首要强化整合方案的关键表现。同时，SoC技术方案也被赋予高度整合系统的高标准要求，原先采外部设计方案的设计应用项目，也逐一被纳入SoC整合方案之中。

SoC嵌入式应用 内嵌显示应用系统负荷持续增加

对于嵌入式显示的SoC应用方案，可以说是多数SoC产品首要整合的重点项目，早期大多仅提供基本嵌入式显示支持功能方案即可，但新的应用领域，对于高度3D应用内容已逐渐显得吃重，必须导入具3D重绘加速的高端应用功能，相关应用环境也越来越严苛。

至于解决新应用的方法，必须在SoC产品中导入创新之复合存储器架构，利用可整合于系统的控制器和快闪存储器元件，同时减低使用外部随机存取存储器的机率，进而透过数据存取均在SoC内部连结元件内的绝对优势，而达到加快图形画面重绘、3D物件处理与显示速度大幅提升之效用，令嵌入式显示的实际展演效能，可以达到接近桌上型电脑或笔记本电脑的应用水准。

因应3D图形重绘需求 显示存储器数量持续增加

在多数嵌入式系统中，多少都会有设置显示器的需求，而建构系统所采行的系统单芯片(SoC)产品，当用于汽车、医疗、游戏或是家用电视连接应用时，这类SoC平台就必须搭配高容量之存储器，来支应持续暴增的数码内容呈现需求，尤其是针对3D实时贴图呈现的3D场景建模画面，对于图形显示所需的显示存储器容量往往会高于4Gb以上。

在嵌入式系统常用架构中，通常会采行搭配数码视框缓冲器(Frame Buffer)来搭配产出输出影像，由SoC内嵌之显示控制器，透过视框缓冲器在显示器上形成一祯祯的视框画面。

SoC与内部图形加速引擎，透过整合内部(或外部)视讯存储器途径，获得处理存储视框缓冲器内的场景视讯、角色贴图，供重建显示画面之用，SoC则经由高带宽界面I/O取得存储于外部存储设备之数据，完成整个视讯处理与输出程序。观察其运作过程即会发现，影响SoC嵌入式系统整合芯片处理视讯的运行关键，即是大量的视讯处理与操作均得经过高速I/O进行数据存取，但实际上外部I/O的效能提升相当有限。

为满足低成本要求 需在有限资源内榨取最高效能

加上嵌入式系统多要求采低成本建置，对于PCB载板的设计方案相关资源较少，无法采行较佳的设计方案，若为求加速SoC视讯处理性能而过度依赖高速外部I/O，这会造成设计方案成本提高，不只是I/O线路的增加，外部存储器料件的占位空间也会对整体设计造成影响。

在导入高性能图形处理架构的嵌入式设计方案中，常见采行标准型Code-shadowing存储器架构，一般由系统核心处理器与通用处理器之高度整合，包含图形处理引擎、显示控制器，搭配有限的嵌入式随机存取存储器(RAM)与储放系统应用程序码之快闪存储器(Flash Memory)...等整合项目，而SoC本身同时仍可搭配外部存储器界面进行扩充。

至于外部存储器部分，则分为动态随机存取存储器(Dynamic Random Access Memory；DRAM)与快闪存储器两种料件，而一般嵌入式系统启动后，会先自快闪存储器提取程序码，取得程序码后转至DRAM较高速环境进行执行程序码之映射，同时搭配处理器、DRAM、关键元件的系统初始化程序、应用程序开启运行后，程序即自动进行工作。

若是在此种SoC应用架构下运行，必须搭配SoC DRAM整合之高速存取技术方案，提高处理画面重绘之效能，透过强化此传输架构之性能表现，缩短系统初始化所耗用的时间，同时加速Flash Memory的存取I/O带宽，进而达到系统运行提速同时转送与处理显示数据的效能提升目的。

针对NOR/NAND快闪存储器差异 需在应用架构中调整设计因应

但SoC中快闪存储器的存取带宽、快闪存储器与系统至DRAM之间的传输数据密度，设计方案已经限制了映射时间的效能表现。目前Flash Memory已有多种非挥发性存储器的技术方案因应嵌入式产品需求，常用的Flash Memory技术方案为NOR与NAND两种快闪存储器方案。NOR与NAND两种快闪存储器的技术架构不同，进而影响了SoC嵌入式系统的数据存取性能、系统可靠性、产品使用寿命，同时不同的快闪存储器方案其单位料件成本架构亦不相同。

至于现有SoC产品，为了让开发端便于整合应用方案之用，所使用的SoC架构方案也通常同时支持多种存储器I/O界面组合，以便因应串行？并列设置之NOR快闪存储器、或支持高容量之NAND快闪存储器界面产品。

加上快闪存储器设计方案正持续不断创新，这同时也产生了更多具成本效益的复合型数码显示架构可供开发产品选择，利用系统控制器与不同架构之快闪存储器搭配组合，已开发整合型态之嵌入式显示效能提升方案，在资源有限的嵌入式系统SoC应用环境中，开发更具经济效益、容易架构之SoC单芯片显示解决方案。

系统控制器可执行来自SoC内的嵌入式快闪存储器中预储的程序码数据，又能透过高带宽多I/O串行之SPI周边界面，可让SoC得以从外部快闪存储器进行图形数据加载程序，至于图形数据可经过处理后再转送至内部视框缓冲器里后，同时显示于SoC接续之显示屏上。这类采复合型架构的设计方案，同时可满足系统的高效能要求与整体设计方案的高可靠度设计要求，加上设计方案不用搭配外部图像处理存储器，也可借此减少使用料件清单的DRAM料件项目，进而降低系统设计成本。

但使用上述设计方案应注意复合型架构与快闪存储器整合型态，可能会让快闪存储器承受大量的读取次数，这对于使用NAND型快闪存储器的架构产生寿命上的衍生开发议题，因为NAND型快闪存储器会有料件的读写寿命问题，再加上已高频率进行大量、频繁的NAND读写动作，也会因为NAND本身的料件物理特性，出现记录位元彼此干扰的状况发生，若采行此种系统设计方案，必须严密测试产品可能产生的设计问题。