低成本覆晶封装方案 满足高整合度移动设备开发需求

覆晶封装成本逐步压缩，在封装效益与成本优势下，渐成为芯片封装重点方案。(Amicra)

先进封装技术在早期市场的推动力道、往往来自于个人电脑、笔记本电脑...等，现在市场推进主力已转至智能手机、平板电脑等移动设备，新的发展方向不再追求性能极致提升，而是更轻、更薄、更多功能整合，进而扩展兼具弹性与成本优势的多元封装技术...

过去几年中，半导体技术有着极大的市场变化，早期较进阶、先进的封装技术，多将桌上型电脑、笔记本电脑的高效运算列为重点发展市场，当时半导体的发展资源以追求极致高效运算芯片开发为主流，随着移动智能装置、设备深入用户生活、与智能化设备市场需求骤增，半导体市场发展方向也出现重大转折，从高效运算转至强调高整合、低功耗移动运算芯片，或环绕在移动智能设备周边所需的功能芯片来满足设计需求。

轻薄省电方向设计潮流 先进封装技术对应发展

延续前面所谈的市场变化，新一代的电子设备开发需求朝向发展更轻、更薄、更省电的产品设计方向转变，在追求高效能与高整合度？低功耗的设计是全然不同方向，其影响半导体开发路径甚巨，并满足高度整合应用方向需求开发的封装技术，须先聚焦微机电系统封装(MEMS Packaging)、基板级的先进系统级封装(Laminate -based System-in-Package)、晶圆级的系统级封装(Wafer-based System-in-Package)、晶圆级芯片尺寸封装(Wafer Level Chip Scale Packaging；WLCSP)与低成本覆晶封装(Low-Cost Flip Chip)等方案。

WLCSP晶圆级芯片尺寸封装，虽然已能满足各式移动设备、甚至是薄型智能手机产品设计需求，但实际上WLCSP封装技术在产品应用上仍有其局限性，因为受限于芯片本身的外观尺寸大小与I/O数量，WLCSP封装方案在其8x8mm²的I/O数极限约在500个左右，若要增I/O数量，就有必要改采FOWLP(Fan-Out Wafer-Level Package；扇出晶圆级封装)，透过不同的封装设计扩展可以容纳更多I/O需求的的解决方案。

透过封装技术优化模块成本  提升价格竞争力

另在产品设计以低成本目标增加产品市场竞争力，这也导致产品开发商对元器件成本要求越来越高，高成本封装技术自然在市场上的竞争力受到影响，取而代之的是低成本、高效益封装技术逐渐展露头角、扩张市场用量。

众封装技术方案中，覆晶封装是备受关注的应用方案，其制作方式为以凸块进行重点连接，取代原有的打线连接芯片与基板的封装形式，深入了解覆晶封装方案执行流程，在进行封装前会先于芯片表面制作形成凸块的连接点阵列，接着再将芯片与基板进行连接，而以覆晶封装技术为基础也衍生多样化的覆晶封装型态。

众多覆晶封装方案中，使用相对普遍的晶圆级芯片尺寸封装(WLCSP)方案，在WLCSP虽然同样采行互连凸块处理连线需求，但实际上跟覆晶封装方案不同的是在WLCSP并没有封装基板，而是在完成凸块连接点后，芯片本体可直接焊接在PCB印刷电路板与电路板结合，省了基板的材料与处理，封装好的元器件成本将可因此大幅优化。

Fan Out WLP(Fan-Out Wafer Level Packaging；FOWLP)扇出型晶圆级封装，其实是另一种需求产出的封装型态，也就是在FOWLP为运用拉线的形式进行连接，成本上可以获得改善，透过连接多个同功能或是功能裸晶，再搭配如WLP制程的机制进行封装，整体制程等于是减少更多的封装处理成本，反而是裸晶越多所降低的成本效果越显着，有助于压低终端整合元件的单价，这对于元件若应用于中？低价位功能性或是入门智能手机市场，对成本价位敏感的产品规划可因关键功能模块的成本优势，让整体商品的市场价格更具竞争实力。

覆晶封装具低成本效益

业界十分关注覆晶封装的低成本效益，一般认为在增终端芯片I/O数的WLCSP封装方式，是让关键整合元器件具低成本效益的重点解决方案，虽然早期覆晶封装技术多运用于高效芯片的整合封装应用用途上，例如高单价、采先进制程的的高效处理器、绘图处理芯片、电脑系统芯片组等用途，但随着封装技术逐步成熟、覆晶封装处理成本持续压缩，在封装的性能优势加上成本压低，也让覆晶封装技术成为部分关注效能与成本目标制品首选的封装形式。

尤其是在FPGA(Field Programmable Gate Array；FPGA)、ASIC(Application-specific integrated circuit)、RF射频芯片、存储器模块、CMOS(Complementary Metal-Oxide-Semiconductor)影像传感器与LED等不同应用的功能芯片，都已运用覆晶封装技术进行元器件制作与成本优化手段。

以WLCSP为例，WLCSP为将整个系统包含芯片与外壳在切片前进行的晶圆级封装，进行RDL(Re-Distribution Layers)重布线制程再于增加芯片之连接点，借此达到采用更密集的布线方式扩展功能应用芯片需求。重布线制程为将原设计之功能芯片线路接点位置、透过晶圆等级的金属布线制程搭配凸块连接方式变更接点位置，使IC元件可应用于多样化的功能模块，让功能整合更具弹性，而RDL重新布线制程若使用Au金属线路处理制作，则可称为采用Au-RDL的线路重分布处理。

至于所谓之晶圆级金属布线制程，而是预先于IC上涂布保护层，再搭配曝光显影型式定义全新的导线设计，紧接再搭配电镀、蚀刻进行金属导线的制作程序，搭配用来进行线路连接的Al pad、Au pad或bump(凸块)达到原有半导体内部线路重新分布设计目的。

再回头来检视热门的扇出晶圆级封装方案，在众多先进封装产品中，采取低成本覆晶封装仍是目前的主流封装方案，因为比较扇出晶圆级封装方案，覆晶仍是大多低成本应用的最佳选项，因为目前扇出晶圆级封装方案仅适用于部分无线装置、医疗设计、军规产品或无线通讯应用。

另一思考点在于变更或加大I/O间距的效益，因为变更了间距可以让设计更具弹性，或是透过提供更大的连接凸块面积，进而改善基板与元件间的组装物理特性，例如降低基板和元件之间的应力表现，或透过大凸块的连接为重点线路改善其电子电路特性、增加元件的可靠性表现。

而一般采WLCSP封装方案的产品，仍具较低的产制成本优势，但实际上WLCSP封装方案会受限封装芯片尺寸，当封装尺寸和芯片尺寸差异变大时，关注成本与价格会显得采低价覆晶封装的设计结构会更具成本效益，而当封装的成成品外观尺寸在大于芯片尺寸超过1mm以上时，FOWLP的封装成本将会被垫高、覆晶封装反而是具备较低成本的封装方案。