创新非接触式技术：EST 提供高密度封装测试解决方案

Keysight Electrical Structural Tester (EST)  电气结构测试仪。是德科技

随着芯片设计日益复杂和封装密度的持续提高，半导体测试技术面临前所未有的挑战。近期，是德科技（Keysight）推出了其新一代电气结构测试仪 Electrical Structural Tester（简称 EST），这一技术具有非侵入性和高灵敏度等显着特点，专为大规模半导体制造设计，为业界提供了创新的测试解决方案。

是德科技EST产品经理Dushsyant K Rajamohan表示，EST的一大特色是其突破性的非接触式电压测试探测技术。该技术不需将待测元件上电唤醒，通过精密的电容耦合方式进行高精度测试，这种非侵入性测试大幅降低了芯片在测试过程中的损坏风险，特别适用于高灵敏度或高价值元件的测试。

EST在半导体封装测试领域展现了独特的优势。与传统的X光检测或自动化测试设备（ATE）相比，EST能精确识别如近短路（线距过小但未短路）、游离线、导线偏移和下垂等多种微小缺陷，其高灵敏度显着提升了测试准确性。此外，EST能有效识别可能导致电气过应力（EOS）的缺陷，这些缺陷可能影响产品的长期可靠性，从而提升产品的使用寿命和稳定性。从良率的角度来看，EST可显着改善制程，降低不良品流入市场的机率，达到减少退货率、提升品牌形象和客户满意度的目标。

针对高密度封装技术的挑战，EST不仅能有效处理日益微小的线间距和复杂的导线排列，还支持QFP、QFN、BGA等多种IC封装类型，使业者能用单一仪器测试不同产品。Dushsyant K Rajamohan指出，EST 具备高度平行化的测试能力，最多可同时测试20个测试穴位，每小时测试量可达72,000颗IC（单指测试机本身测试速度，实际产能还需考量自动化手臂能力）。这一特点不仅保证了对先进封装的高效准确测试，还大幅提升了设备的利用率和产线效率，帮助制造商快速应对市场需求，缩短产品上市时间。

在测试演算法方面，EST采用先进的电容耦合技术，结合零件平均测试（PAT）演算法，兼具提高测试准确度和检测细微结构变化的优势。Dushsyant K Rajamohan表示，PAT演算法能够识别统计异常值，有效区分正常的制程变异和真正的缺陷，大幅减少误判率，并检测传统测试常忽视的微小裂缝或材料疲劳等缺陷，这些细微问题可能在产品未来使用过程中引发故障，EST的预测能力将提前识别并解决相关隐患。

为了确保使用者充分发挥EST的导入效能，EST支持SECS/GEM等半导体产业标准接口，能无缝融入现有制造环境中，降低系统整合成本与时间。同时，是德科技也提供了深入技术培训、实时现场技术支持和专业导入谘询等全方位支持服务，协助客户顺利将EST整合到既有生产流程中。

Dushsyant K Rajamohan强调，EST特别适用于大规模半导体制造领域，尤其是医疗、国防和汽车电子等对测试标准和可靠性有高度要求的市场。总体而言，EST不仅能提供可靠的测试解决方案，还能帮助业者应对未来更复杂和高密度的制程挑战，是确保关键元件品质和性能的最佳选择。

欢迎产业先进前来2024半导体展参观是德科技（Keysight） 摊位（馆1, K3283），现场体验新品，并有机会赢取丰富大奖！