GUC宣布成功推出业界首款采用台积电3nm和CoWoS技术的UCIe 32G芯片

先进特殊应用集成电路(ASIC)领导厂商创意电子(GUC)近日宣布成功推出业界首款Universal Chiplet Interconnect Express(UCIe) 实体层芯片，实现UCIe规格定义中每通道32Gbps的最高速度。

创意电子的UCIe 32G IP支持UCIe 2.0，能提供每1公厘晶粒边缘10Tbps(5Tbps/mm全双工)的惊人带宽密度。创意电子藉助于台积电的先进N3P制程技术和CoWoS封装技术来达成此⼀⾥程碑，旨在锁定 AI、高效能运算 (HPC)、xPU 和网络等应用领域。

这个测试芯片会透过CoWoS中介板，将配备多个南北向和东⻄向IP的晶粒予以互连。芯片测量结果显示，它不仅能以32Gbps的速度稳健运转，更呈现优异的水平和垂直眼图开度。GUC 正积极进行全工艺角认证，可望于下个季度提出完整的芯片报告。

为了确保系统能顺畅整合，创意电子运用UCIe串流协定开发出适用于AXI、CXS和CHI汇流排的桥接器。这些桥接器经过最佳化，具备高流量密度、低功耗、最低数据传输延迟，以及高效率的端对端流程控制等优异特色，可由传统单芯片的芯片上网络(NoC)轻松转换至以小芯片为基础的架构。

此外，桥接器也支持动态电压频率调整(DVFS)，能实时且独立调整每个晶粒的电压和频率，且不会中断数据流。

创意电子的UCIe IP也备有多项进阶可靠性功能，包括UCIe Preventive Monitoring(预防性监控)功能，以及由proteanTecs提供的整合式I/O信号品质监控功能。这项技术可在无需重新训练或中断操作的情况下，对数据传输期间的信号完整性进行不间断的任务模式监控。

不仅可独立监控每个信号通道，还能实时侦测功耗和信号完整性异常。如此即可及早识别凸块和传输线缺陷，借此触发修复演算法，以透过备援I/O取代接近临界点的I/O，从而防止系统故障。此⼀主动积极的⽅式可望⼤幅延⻑芯片的使用寿命，并强化系统可靠性。

创意电⼦致⼒于突破效能限制，⼒图进⼀步提⾼通道速度，同时降低功耗。创意电子已于2024年底成功完成第二代UCIe IP的设计定案，该设计可实现每通道40 Gbps的速度。这个新的版本整合了自适应电压调节(AVS)技术，能提供近2倍的能源效率提升。

此外，专为配备矽穿孔(TSV)的3D整合(SoIC)打造的芯片面朝上版UCIe-40G IP，预计将在未来几个月内完成设计定案。放眼未来，目前开发中的创意电子第三代UCIe IP(每通道速度达64Gbps)可望于2025下半年底定设计定案。UCIe产品线已针对各类型的CoWoS和后续的台积电SoW-X平台进行最佳化。

创意电⼦⾏销⻑Aditya Raina表示：「我们很高兴宣布成功推出全球首个支持32 Gbps 的 UCIe IP，采用台积电的7纳米、5纳米和3纳米制程技术，建立了完备且经过矽验证的2.5D/3D小芯片IP产品组合，提供超越 IP的稳健解决方案。针对包括CoWoS、InFO、与TSMC-SoIC等台积电3DFabric技术，创意电子将结合自身的设计专业能力、封装设计、电气和热模拟、DFT与生产测试能力，为客户提供稳健且全方位的解决方案，协助他们缩短设计周期，快速推出人工智能(AI)/高效能运算(HPC)/xPU/网络等产品。」

创意电⼦技术⻑Igor Elkanovich表示：「我们致力推出效能最高、功耗最低的2.5D/3D小芯片及HBM界面 IP。2.5D与3D封装技术现在都趋向使用HBM3E/4/4E、UCIe和UCIe-3D界面，有助于开发出超越光罩尺寸限制的高度模块化处理器，进⽽为新⼀代的⾼效能运算铺路。」

若要进⼀步了解创意电⼦的 UCIe IP 产品组合和台积电的 CoWoS和SoIC全方位解决方案，请直接联系您的创意电子销售代表，联络信息。