薄膜化与HDI/PCB被动元件整合 减少元件占位面积、薄化电路载板

SMD被动元件已大幅微缩尺寸，在HDI内埋(Buried)式设计可直接与电路基板整合，但板材也会因此增厚。SINLOON

在集成电路大量微缩、整合元件的趋势下，被动元件也积极微缩设计，尤其是需搭配无线传输射频收发的电子产品，被动元件的角色更为吃重，透过被动元件高度整合减少更多元件用量，争取更小的电路载板设计，同时也优化产品成本结构…

电子产品中，或多或少都会整合射频收发功能，例如，蓝牙、Wi-Fi、3G、4G Lte等热门无线传输应用，多半需要重点被动元件搭配整合，有别于数码计算为主的集成电路，可利用矽芯片技术达到高度整合设计，因为被动元件本身在电路与结构上的物理限制，在面临元件微缩设计趋势，必须采取不同的策略因应产品设计需求。

3C产品轻薄短小设计抬头  电路板也需进行微缩设计

以目前3C产品最大宗的智能手机产品设计来看，最新的智能手机大多要求轻、薄、短、小，在有限的体积下仍需维持相同甚至更进阶的功能整合，同时价格也要更便宜！这些严苛的产品要求，通常可运用矽芯片的微缩整合技术，以更小的封装体、更密集的芯片功能整合达到设计要求，而被动元件部分为采取整合离散元件同时搭配高密度多层电路板、功能整合模块达成设计要求。

但半导体科技可在更小体积使用新的晶圆级整合架构、新封装就轻易达成数倍微缩的设计要求，而无线通讯产品被要求须使用高整合主动元件搭配高性能被动元件，加上产品体积、功耗各方面的要求，被动元件也必须朝高度整合设计的方向发展。

被动元件占用载板面积大  积极整合微缩电路板体积效益高

举例来说，以智能手机使用的元件数量约400~500个，其中主动元件经过高度整合设计，一般使用数量在10~20个左右，其余超过300个以上的被动元件却占用了8成电路载板面积，若能有效整合被动元件，不仅可以大幅降低电子产品的重量、体积，也能缩减电路载板的面积，不只是能大幅优化料件成本，最直接的效益是电子产品可用更小体积、更轻的重量却能提供更强大的产品功能。

目前整合被动元件可用的技术，主要有薄膜、低温陶瓷共烧(Low Temperature Co-fired Ceramic；LTCC)与高密度多层电路板(High Density Interconnect；HDI)或其他印刷电路板技术等。先讨论采薄膜整合被动元件的制程概念，一般适合运用薄膜技术整合的被动元件，有线性电阻、电容器、电感器、接地面、焊线垫等。

薄膜技术被动元件  体积更小、性能不减

运用薄膜技术所生产制作之电阻器，在智能移动电话的应用领域中，可运用简单之线性电阻原理搭配薄膜电阻材料，生产出单层的电阻特性材料，而这类薄膜电阻也可用于智能手机的高性能射频电阻用途，而薄膜电阻最小制程线宽缩小至10um以下。至于薄膜电阻较常使用氮化钽(TaN)做为电阻的基础材料，主因在于氮化钽可提供较合理之膜厚特性与较低的电阻温度系数(Temperature Coefficient of Resistance；TCR)。

至于薄膜电容方面，常见的无线通讯设备、智能手机等，对于射频模块或是基带应用方面，所需的电容器电容值需求自1~100nF不等，而在整合被动元件所能提供的电容值自0.25~500pF不等，可满足智能手机所需要的电容器规格要求，此为对于射频功能模块或是完整射频收/发器模块，薄膜电容器也可满足设计要求。

特殊规格被动元件  仍可局部使用传统元件

在一般常规的电容器设计，多为采金属-绝缘体-金属的结构组成，搭配使用非金属材料封装组成，达到所需要的电容器规格与性能表现。在薄膜电容所使用的介电层制程中，多数会采行聚合介电材料，在典型厚度的结构下电容密度数约每平方mm 5pF，而搭配氮化矽电浆进行沉积的薄膜电容，则是相当适合用于电容的介电材料，可以让电容器具备优异的射频特性，在电容密度于每平方mm 200pF以下时，电容器能有较低的电容温度系数(Temperature coefficient of capacitance；TCC)，但若在射频电路需要更高的电容值，电容器即必须改用氧化铝或氧化钽镀膜电容因应。

在智能手机产品中，电感器的用量一向不多，一般电感器用量大约占相关被动元件的10%以下，所使用的电感器规格在1~100nH左右，虽然电感器用量不多，但使用的场合却相对关键，因为电感器的设置大多搭配射频通讯收发应用功能为主，电子产品需要搭配高品质系数的电感器来改善RF射频通讯的杂讯滤除用途。

而利用多层金属整合的被动元件，多半为利用金属层整合电阻、电感与电容，搭配金属结构形成功能性的线路连结，即便整合被动元件的体积已大幅压缩，但实际上仍较常见的IC整合功能制程体积大至少10倍上下，这些用于整合的被动元件如电阻、电容与电感，为透过多层的金属结构相互连接，加上部分搭配聚合物介电材料整合制作，制程方法的成本和性能也会产生差异，一般使用聚合物作为介电材料，材料差异都会直接影响元件模块的热稳定度、模块材料的吸湿性、与整体模块的弹性系数等表现。

HDI或PCI内嵌整合被动元件  微缩电路载板效益高

在使用HDI或PCB(Printed circuit board)为制作基础的被动元件模块技术，其实早在数码化电路应用领域上广泛使用，因为使用HDI或PCB为基础制作的被动元件功能，所需的电容器与电阻功能，都可以在合理的良率与材料成本上达成平衡，甚至还能在对元件有高精度要求的射频应用中，提供高精准度的材料元件特性，满足微缩化的RF射频模块所需的被动元件需求。透过HDI高密度多层板，将电阻器、电容器等被动元件设置于电路基板之中，已是相当成熟且常见的设计方案，透过高度整合被动元件的电路基板，一方面可以减省被动元件的占位面积，另一方面也可以降低料件成本与生产加工成本。

而被动元件内埋或内藏HDI电路基板的手法，一般可以分为内埋(Buried)或内嵌(Embedded)两种方法型态，虽然内埋与内嵌在字面上极为相近，实际上制程却有明显差异。对内埋元件的制作方式，可以区分为主动元件的内埋与被动元件的内埋，内埋的被动元件可以包含电阻、电感与电容器；主动元件的内埋可分为构装形式的功能模块芯片(Package)或功能性的裸晶(Bare Chip)等。至于被动元件的内嵌制作方式，则主要仅有被动元件(电阻、电感与电容器)的内嵌整合，而没有如内埋手法还可整合主动元器件于电路基板中。

而元件内埋制程，主要是将一般小型化的SMT元件，直接与基板的多层化制程结合、整合，操作优点在于导入的元件均为沿用一般原始零组件，在成本上与使用一般元件差异不大，对于元件本身上的规格(如电阻值、电容值、电感值)需求齐全，不用担心找不到对应的元件组构，缺点是因为受限材料元件限制，这类整合基板的厚度较厚，较无法达到电路基板薄化的要求，制造流程与现行的制程也不见得兼容。至于内嵌制作手法，则是将电阻、电容等被动元件于制造板材时进行制作，制成基板为薄膜层积结构，但缺点是制作内嵌元件不能预先测试验证，会略为影响基板的生产良率，但却具备能积极薄化电路基板厚度的优点。