穿戴式与物联网应用夯 异质多核心MCU需求增加
- 毛履万亿
-
穿戴式应用在Apple WATCH推出后，再度刺激低功耗MCU的市场需求，尤其是鉴于低功耗要求同时整合多元无线通讯模块或功能，也能呼应同样要求体积小、联网功能整合的物联网应用需求，双重市场刺激下，也带动相关MCU业者纷纷优化旗下MCU解决方案的功耗与联网能力，积极抢攻新兴的穿戴、物联网应用市场…
微控制器(MCU)市场，近几年在智能手环这类穿戴应用出现导入需求，加上物联网也需要低耗电的运算、联网应用，也让微控制器业者开始针对新的市场需求强化现有的MCU解决方案。
智能手环这类穿戴装置，其应用架构与需求其实与物联网有高度重叠，例如，穿戴应用需要大量的传感器整合，如动态传感器(加速度计)、陀螺仪、磁力计或是其他传感方案，物联网在终端传感整合，也需要这类传感元件整合，甚至还需要如温度或更进阶的传感元件；除传感应用机制外，穿戴应用由于设计小巧限制了电池装载，设备本身的数据接取机制势必要选用近距离低功耗无线传输技术，如低功耗蓝牙等近距离无线传输技术，而物联网除了蓝牙无线技术，可能尚须整合如ZigBee或是Wi-Fi高速无线网络整合，这部分的整合范围也极为相似。
穿戴式运算与物联网应用 需MCU加持才能发威
相同的，穿戴式应用与物联网应用除在蒐集前端自传感器撷取的关键数据外，也必须针对撷取来的数据进行运算与处理，而随着传感器的精密度与数据产生量持续增加，原有MCU的运算处理效能也必须强化才能跟得上开发需求，这类MCU开始衍生多核心通用处理器整合的需要。
同时，为了降低运算、存储或是传感器的分散设计成本，这些关键元件透过芯片封装技术制成多元异质核心的SoC处理元件，不仅让穿戴应用可以持续挑战更小、更省电的设计方向，物联网应用终端也能同样受惠。在兼具可行的联网通讯条件下，透过高整合、低功耗的SoC元件，达到以往必须使用复杂系统才能完成的终端设备设计，甚至也能因为功能载板元件大量SoC或整合设计后，让整体产品的产制成本大幅下降，间接促使对应的物联应用产品更具成本优势，降低导入市场的门槛。
以常见的穿戴应用解决方案观察，一般这类应用解决方案会选用Cortex-M0搭配Cortex-M4的异质双核心IP进行整合。这类方案选用Cortex-M0搭配Cortex-M4整合异质核心的原因相当简单，其开发核心概念就是要降低整体方案运行的系统功耗，在系统架构上可由Cortex-M0与Cortex-M4核心搭配分工，由Cortex-M0专门处理传感元件传来的外部信息、或外部数据读取用途；而Cortex-M4则以相对较高速的处理能力进行运算，针对外部导入的数据进行演算、分析与转存为有价值的数据，并在数据处理完成后转由储存媒介或是输出至联外网络端口让后面的处理程序接替运行。
基本上Cortex-M0与Cortex-M4两个IP在逻辑闸数与复杂度已有差异，两个核心也要搭配协同处理机制才能发挥最佳的节能效益，异质多核的元件整合并不是件简单的工作。
双核心？多核心已无法凸显产品价值 异质多核心可让终端设计更具弹性
双核心、多核心乃至于异质多核心的MCU，在MCU解决方案早已不是新闻，但早期MCU运算能力并不是重点，而是功耗优化、控制埠的设计才是相关开发者关心的重点。
而异质核心的优势在于，在整合选用的核心IP可以针对应用设计找具备对应优化的功能IP，尤其是针对不同工作情境加以优化，例如，在外部信息较少或是运作频度离峰状态时，就可以对应以功耗优先的运算核心进行数据处理，当碰到外部信息与数据处理负荷较大时，以对应高效能运算核心进行系统接管，再利用集成电路封装的方式搭配核心控制切换机制，让单一芯片元器件可以同时拥有低功耗？高效能看似两种完全冲突的应用情境支持能力。
虽然这种异质核心设计会因为芯片内置元件呈现多了两倍甚至三、四倍逻辑闸数，让元器件的成本增加数倍，但若是在节省电路载板布局空间、简化设计、缩小终端设计产品体积目的上，这种异质多核元件正好可以满足这种设计需求。
但异质多核心也并非毫无缺点，如先前提过，异质核心最大的问题在于须以封装方式将多种芯片核心进行封装，可能是多组功能裸晶利用打线、芯片堆叠进行封装，这不但会影响最终成品的良率，也会增加测试验证的成本。
而原本单一功能芯片体积可积极优化微缩，但多芯片堆叠除非使用高密度3D IC技术或是小型化设计，否则低成本的设计方案多少都会造成元器件的面积增大，而原有极低功耗的元器件设计，也可能在低功耗核心运行还会多了功能控制单元的额外处理电路与逻辑闸，导致无法达到近似方案的极低功耗表现水准，这些可能的影响都会导致多核、异质核心组成的解决方案在某部分的表现略逊于原有非异质核心产品的性能表现。
异质多核元器件成本高 但IC制程优化成本越来越接近
即便异质多核设计方案有前述的问题存在，但实际上这几年集成电路元器件的晶圆、封装技术突飞猛进，多核甚至异质多核的设计方案成本也持续下滑，甚至达到逼近原有非异质、多核设计方案元器件的成本。当两者在体积相近、成本差距不大时，产品终端设计为了达到更弹性甚至跳跃性的功能、性能扩展，选择更富设计弹性的异质、多核MCU反而是最佳选择。
在MCU进展上，整合的方向已经成为相关解决方案业者的关注重点，尤其是新颖的穿戴应用、物联网控制元器件，相同的设计目标都是需要更小、更省电、更多传感能力整合，尤其是穿戴应用所需的MCU体积与功耗要求就更高了。
因此业者除了将MCU的通用运算核心采低功耗？高效能两种异质核心整合外，也有将常用的传感元器件与控制芯片进行整合设计，达到近似SoC的解决方案，单一芯片就能满足穿戴应用的网通、体感传感与数据记录的多用途处理需求。而对产品设计者而言，仅需要关注终端设计是否需要增显示屏幕、触控面板、实体按键或是增加生物传感等进阶无法整合到MCU的额外功能，大幅简化穿戴应用的产品研发时间，加速产品推出进程。
物联网？车联网布建重视成本要求 异质多核MCU可满足设计目标
进一步检视，如近来超夯的物联网、车联网应用环境系统布建需求，以这类环境传感与联网大数据应用基础建设，必须做的头一件事就是广布环境传感与数据撷取终端，而布设传感点最大的瓶颈就在于单一终端的成本问题，因为单一终端若成本太高，就会导致物联网的布建成本过高，致使监测点布建不够全面或是传感环境覆盖率不够，造成物联网或车联网会有遭遇无法取得信息的灰色地带。
这对物联网应用产生的问题可能还在可控范围，但在车联网环境中，只要公众道路、道路设施、周边基础设施有几个环节出现环境传感数据无法取得，就会形成整个车联网的网络限制，导致基于车联网环境开发的智能汽车、智能行车辅助、交通智能控制等车联网加值应用效益无法施展，也会导致相关应用的推展受限制。
总而言之，异质多核MCU对于现有穿戴应用、物联网？车联网整合占有关键的应用角色，不只是在产品微缩、功耗降低等技术问题的改善，在终端产品的设计成本也会因为电路载板缩小、产品物料清单变得更精简，进而降低成本，满足初期系统布建所需的成本条件要求。
