巨有科技结合2.5D/3D先进封装技术突破存储器墙 加速AI/HPC ASIC创新

巨有科技（PGC）提供完整的 ASIC 一站式设计服务，支持 2.5D/3D 先进封装技术，如Die-to-Die互连与 HBM4 整合，广泛应用于 AI 与 HPC 芯片设计。巨有科技

随着AI模型规模与运算需求爆炸式成长，芯片设计的最大挑战已不再是单纯的算力，而是处理器与存储器带宽之间的落差。即便处理器效能不断提升，但若数据无法实时输送，整体系统表现仍会受限。

为解决这一瓶颈，Die-to-Die高速互连与HBM4/PHY IP整合正成为新一代AI与HPC芯片设计的关键技术。

巨有科技作为TSMC DCA（台积电设计中心联盟）一员，凭藉ASIC Turnkey服务与Synopsys IP OEM Program的优势，提供与国际同业并驾齐驱的先进技术整合能力，同时以更具竞争力的高CP值服务，协助全球客户加速AI与高效能运算应用的落地与量产。

技术亮点：从设计到量产的完整支持　

巨有科技提供一站式技术服务，从芯片设计到量产全程支持客户需求，涵盖高速互连、存储器整合、晶圆代工认证与AI/HPC应用导向设计，协助客户快速缩短产品上市时程。

Die-to-Die互连与Chiplet架构

巨有科技具备完整的Die-to-Die互连与Chiplet架构设计能力，支持2.5D与3D封装整合技术，实现高速、低延迟、低功耗的芯片间通讯。同时符合UCIe标准，确保在异质整合与跨供应链环境中，Chiplet具备良好的互通性与可扩展性。此架构可满足高带宽需求，帮助客户打造更灵活、可模块化的多芯片系统。

HBM4 / PHY IP整合

透过导入经Synopsys验证的HBM4存储器与PHY IP，巨有科技能协助设计团队快速整合高速存储器界面，显着缩短设计周期并提升设计可靠性。藉由高带宽解决方案，客户能突破数据传输瓶颈，达成每秒数太位元（TB/s）等级的数据吞吐效能，满足AI与HPC应用的高运算需求。

TSMC DCA认证优势

作为TSMC Design Center Alliance（DCA）成员，巨有科技具备从设计到投片的完整支持能力。客户可透过TSMC的多专案晶圆（CyberShuttle）计划进行Prototype验证与设计修正，并结合巨有科技的一站式Turnkey服务加速量产导入。

此外，所有设计皆可无缝衔接主流晶圆代工生态系的高端封装技术，包括Wafer-on-Wafer (WoW)以及2.5D/3D整合架构，确保量产阶段的品质稳定与一致性。

AI/HPC应用导向

巨有科技专注于AI与高效能运算（HPC）应用导向的ASIC设计，提供专用芯片以支持AI加速器、数据中心与高速网络交换芯片等多元领域。其设计可对应AI训练、HPC模拟及大数据处理等高算力场景，满足新时代运算密集型应用的效能与功耗需求。

生态链整合

巨有科技的服务与TSMC紧密结合，并搭配Synopsys认证EDA/IP，提供高速界面IP—ASIC设计服务—制程服务—封装服务—验证—测试—量产的完整Turnkey模式。

除了自有测试机台与测试验证能力之外，巨有科技也与多家高端测试厂维持紧密的长期合作关系，能针对先进制程与高频高速界面进行精准测试与分析。

这样的整合大幅降低设计风险、协助客户加速产品上市进程，并使设计结果能够与主流先进封装技术（如2.5D/3D整合、及主要晶圆代工生态系的wafer-on-wafer架构）、以及 UCIe等国际标准兼容。

巨有科技致力于提供高可靠度、低风险、快速量产的ASIC Turnkey服务，协助客户专注于差异化设计与市场应用开发。透过成熟的设计流程与供应链协作，能有效降低整体设计与ASIC成本，同时提升设计成功率与产品稳定性。

此外，巨有科技具备跨区域服务能力，从台湾、日本、中国到美国市场，皆能提供在地化的技术支持与协作，协助客户布局全球AI与HPC应用生态系。