志圣领先同业发展真空压膜技术　获半导体一线大厂青睐

志圣工业SEMI事业处协理杨正平。

随着智能手机、电子阅读器等各种移动设备的普及，系统级封装将成为趋势，其中3D IC堆叠封装技术无疑地将成为半导体业者决胜的关键。目前半导体产业从前段的晶圆制造厂，一直到后段的封装测试厂，纷纷投入布局3D IC的制程研发与技术整合，而半导体设备开发业者也卯足全力，企图抢攻3D IC未来庞大的商机与市场。

台湾老字号的设备龙头大厂志圣工业近年来亦积极布局3D IC相关制程设备的开发，2009年推出半自动晶圆压膜机、2010年推出全自动晶圆压膜机，2011年更进一步在压膜机设备增加多项功能，并且目前已获得台湾多家一线重量级半导体业者的青睐，现正进行相关制程开发的合作。

志圣工业SEMI事业处协理杨正平表示，具有矽中介层(Silicon Interposer)的3D IC绝对是半导体产业未来10年最重要的技术。而所谓3D IC系指在矽中介层的两侧面堆叠IC，虽然目前3D IC在大量商品化还有一些技术门槛与良率瓶颈等待克服，但目前半导体业界在2.5 D IC堆叠封装方面已获致不错的成效；而所谓2.5 D则是指只有在Silicon Interposer的单面堆叠IC。

杨正平表示，无论是2.5 D或是3D堆叠封装制程，都需要至少2至3道的重新布线层(Re-Distribution Layer；RDL)制程，而每一层RDL皆可以乾膜(Dry Film)当绝缘层。志圣的真空压膜机不仅可以提供3D IC最佳的RDL压膜制程解决方案，同时并可应用于塑模(Molding)、底部填覆(Underfill)、非导电胶膜(NCF)、光阻膜(PR)，以及carrier wafer(或称support wafer) bonding等多种不同制程的应用。

其中在光阻(PR)膜压膜制程方面，主要是运用在3D IC的TSV制程，这个制程需要的光阻厚度至少要100微米到400微米，藉由志圣的真空压膜机，可以将所需厚度的光阻膜1次完成压膜制程，再经曝光、显影及志圣的TSV蚀刻机完成；但若以传统的spin旋转涂布光阻方式，每次只能增加10微米厚度，在生产速度、光阻材料利用率、生产成本等方面远远不及志圣的真空压膜技术。

由于前述不同应用领域的制程，对于压膜机的要求条件亦有所不同，而不同客户对于制程与机台要求亦有所差异，因此志圣的真空晶圆压膜机亦可针对客户不同的需求，提供量身订制的定制化服务。杨正平指出，台湾在Silicon Interposer方面的量产技术领先全球，志圣有幸能够与这些大厂合作开发，一起建立台湾在3D IC的领导地位。

此外，今(2011)年SEMICON Taiwan展览中，志圣亦针对LED制程，推出PSS Turn Key方案(图案化蓝宝石基板制程)，从光阻的选择到结合黄光微影与电浆蚀刻制程，提供完整的解决方案。志圣并采用Aligner曝光机，与一般业界采用的Stepper曝光机相较，在生产速度与设备投资成本上优异许多，提供LED产业更佳光阻蚀刻选择比、更快生产速度及最低单位成本的最佳制程解决方案。