非挥发性存储器的转变趋势

旺宏电子资深行销经理 Ralf Kilguss

旺宏电子资深行销经理Ralf Kilguss，以「非挥发性存储器转变趋势」主题演讲时表示，非挥发性存储器(Non-Volatile Memory；NVM)的技术演进，其制程技术从过去130微米，进入90、45、30纳米等电路节点的制程微缩，此趋势向下到2x纳米时代时，开始出现技术上的分界…

旺宏电子资深行销经理Ralf Kilguss指出，像是过去主导快闪存储器达30年之久的浮动闸(Floating Gate)技术，将因元件上的物理极限而逐渐引退，改由SONOS(电荷捕捉；Charge Trapping)、PCM相变化存储器等搭配三维空间几何结构的技术来接手。

在数据格式方面，以往以程序码为主，逐渐转进以数据存储为主；记忆晶胞排列结构从以前的平面衍生至垂直闸甚至3D立体结构。旺宏在Charge Trapping制程开发已有多年产品量产的经验，加上最近所研发的3D VG(Vertical Gate)也已经做到8层立体堆叠的结构，因而大幅提升存储器密度，并兼具成本制造的优势，对于旺宏自身的竞争力有大幅抬升的效益。

快闪存储器串行化 降低信号线数与封装成本

过去移动平台的零组件中，基带处理器芯片(BaseBand Processor；BB)与PSRAM /NOR MCP存储器芯片之间，是采用数据╱位址线各自独立解码(De-Multiplexed)的方法设计。当基带处理芯片与NOR MCP芯片容量增加时，多出的位址线解码往往造成对外封装信号╱脚位数爆增，导致增加功耗、废热之外同时也增加成本。此外MCP也因其封装脚位有所限制的情况下，也导致I/O效能跟着被局限。

为了克服上述的种种缺点，近年来陆续有ADMux MCP与AADMux MCP等新技术导入。这些技术乃是将位址线与数据线两者共享1线，也就是所谓串行式架构，藉由其他控制信号的方法，来执行区隔解码，如此可有效降低MCP多芯片构装的封装信号线╱脚位数成本，当然在效能上，则是因为需要在共享的位址╱数据线付出更多时脉来做分离处理，使得整体传输效能相对降低。

旺宏所提出的Serial NOR Flash串行式快闪存储器架构，采以串行方式与BB基带芯片沟通，其中仅需要以最多8条信号线，搭配4倍I/O 与DDR传输模式提升读写效能，在存取效能上几乎可相比于以往并列式快闪存储器。这不仅简化了PCB板布线空间与面积，同时大幅缩减系统成本。

Ralf出示一项效能对照表说明，传统16bit并列式快闪存储器(Parallel NOR Flash)其传输速率约210Mb/s，若使用分页模式(Paged mode)则可增加到约360Mb/s。至于Serial Flash传输速率在50MHz时仅50Mb/s，不过传输速率可随着时脉拉昇而增加，在104MHz的时脉且在Quad I/O模式下，其传输速率可达416Mb/s。旺宏适度控制在75MHz且开启倍传输模式(Double Transfer Rate；DTR)下，搭配一般基带处理器快取控制器宽度约10~20字组情况下，其传输效能已跟分页模式╱并列Flash相当，最高传输速率可达约600Mb/s。

Ralf表示，旺宏是全球最早推出高密度(256Mb)、DTR模式串行快闪存储器的领导厂商。2010年在全球串行式快闪存储器的市占率高达38.8%。目前针对3V工作电压的市场，旺宏推出支持单一I/O传输模式、涵盖512Kb~512Mb全容量的MX25L，以及可支持多I/O与DTR模式的64/128Mb MX25L产品；同时也提供针对2.5V工作电压且支持多I/O、涵盖512Kb~64Mb的MX25V，以及低电压1.8V、4Mb~512Mb的MX25U串行存储器产品。旺宏表示其身为市场领导者，应致力推动各串行存储器厂商规格标准化，以利各种系统业者的使用。旺宏自2010年以来便全力推动SFDP(Serial Flash Discoverable Parameter)规格，广获同业支持，JEDEC于2011年5月最终定案。而JESD216已成为串行存储器的业界标准化规格。

SFDP与并列式存储器的CFI(Common Flash Interface) mode有异曲同工之妙，系统业者只需读取SFDP内容，即可得知串行存储器的界面与特性，不需经过特性验证，此功能可大幅增加Flash使用的便利性，有利于降低系统业者生产与研发成本。旺宏电子即日起开始陆续提供SFDP功能产品。

未来智能手机的趋势

一般功能手机内，可发现具备1颗BaseBand/DSP基带处理器芯片，外加连接PSRAM/NOR的MCP芯片；然而在智能手机中，除了BB之外，会多出1个应用处理器(Application Processor)芯片，该AP用来处理摄影、Wi-Fi无线网络、FM广播、GPS等功能外，同时也肩负触控屏幕、音讯芯片、节电管理处理等任务。至于所需要的存储器，则是由NAND Flash与LP DDR所组成的MCP存储器芯片。

Ralf认为在未来的2、3年(2013)，基带处理器(BB)与应用处理器芯片将会合而为一。而当那时刻来临时，将会选用eMMC或3D NAND存储器芯片，同时搭配LPDDR2与NOR或PCM技术做MCP封装的存储器芯片。相对的，传统PSRAM/NOR的MCP芯片将不再适用。

旺宏目前短程目标将是尽快完成1.8V串行快闪存储器各式容量的产品。中程目标则是持续投入研发，提出完整的移动存储器应用方案，并积极建构下一时代PCM相变化存储器暨可变电阻式存储器技术，及早为未来在无线移动设备上其MCP所需之嵌入式存储器芯片做准备。