Teradyne以AI技术形塑大型芯片测试的创新

人工智能（AI）技术的滥觞，今天几乎无处不AI存在的事实下，半导体是背后推动这股强大应用趋势的最大的推手，随着3D封装技术的突飞猛进，大型芯片的测试带来更大的挑战，这种大量采用先进封装技术的芯片，由于造价昂贵，为确保每颗裸晶与模块整合的有效运作，在制程中也不得不新增更多的测试工序反覆验证，在兼顾测试品质与成本的考量下，催生AI驱动的半导体测试解决方案带来锐不可挡的测试技术的创新。

半导体测试解决方案的领导厂商美商泰瑞达（Teradyne Inc.）因应先进封装技术的高速发展，面对于新诞生的大型芯片的尺寸愈变愈大也愈复杂的趋势，利用AI技术来做为引领芯片测试技术的创新，一直投注高度的开发资源。Teradyne产品策略师（Product Strategist）Amit Khanna博士是SEMICON Taiwan 2024大会的先进测试论坛受邀的专题演讲者，他关注的议题正是探索AI技术如何激励半导体测试技术的创新，这次的专访他先从芯片测试目前的挑战谈起。

首先使用机器学习的技术来开发芯片测试解决方案，少不了大量的测试数据来训练AI模型，这些散布在从芯片设计、制程与多样化测试平台上的数据，都需要特别加以蒐集并传递，这当中第一优先的需要就是严密的信息安全的环境，只有确保客户信息安全的前提下，让客户端的产品的知识产权（IP）受到完善的保护下，这个产业界的合作才可能成行。Khanna指出许多Teradyne的客户都是全球AI芯片的巨擘，信息安全与IP的保护是无法逾越的重中之重的基本要求。

Teradyne目前瞄准用AI技术用来做为芯片测试决策制定的使用范例，这种透过双向的数据传输通道，在ATE机台与测试决策系统间的实际互动的机制，正准备大显身手。举例来说晶圆进入测试机台时，会一系列执行不同的晶圆检测流程与软件工具的使用，透过同步双向数据的蒐集与AI判读分析，往往初步确定先期几片待测晶圆的某些测试一直都维持高度的良率的条件下，就有机会在随后的晶圆测试中加以条件式的省却，这可以节省测试工时并进一步贡献测试成本的最佳化。这正是AI参与测试决策的重要价值。
小芯片（Chiplet） 智能插入测试模块架构，满足大型芯片测试需求

现在的2或3纳米的芯片投资都是10亿美元以上的开发与研究费用，解决大型复杂芯片测试，改善大量测试数据数据吞吐与处理的瓶颈，目前尚没有任何一种ATE测试机台可以胜任这种挑战。由于产业界已经朝向小芯片（Chiplet）的芯片设计前进，将高复杂度的芯片使用Chiplet的架构，将大芯片化整为零，Chiplet可视为是多颗硬件模块化的IP集合来达到大型芯片的设计与量产，所以芯片的测试也将依循Chiplet的设计架构来规划，将复杂的芯片切成多个Chiplet的模块做为测试与验证的基础，针对Chiplet模块设计出完整涵盖的测试计划（Testing Coverage），一旦这些Chiplet封装成一颗大芯片时，测试系统可以据此完成整个芯片的测试，目前测试系统开始装设计Chiplet插入测试模块，再层层叠加变成大芯片的测试系统。

Teradyne将大量使用诸如小芯片型态的智能插入测试模块（Insertion）的设计，并采取称为持续AI训练（Under Go Training）的技术，如果测试中发现某些结果超出预期，这会进一步促成测试范畴的扩大与确认可能的新的测试决策的产生，这些都是Teradyne目前许多相关的研究论文正在探讨的解决对策与方案的发展，这同时一举扩大AI技术参与晶圆测试阶段的决策应用的多种可能性与未来的机会。

依靠着数据分析的AI技术是这个技术创新的基础，目前Teradyne开发一个称为阿基米德的智能分析系统 （Archimedes Analytics Solution） 做为平台，采用零信任网安架构，提供双向数据传输技术做为发展应用的平台，这也是Khanna一直强调的:未来的AI角色与机会将是一个非常令人期待的关键发展，对于同时兼顾测试成本与测试品质的AI驱动的测试解决方案，将让测试解决方案供应商另辟一条重要的蹊径。