智能应用 影音
Microchip
Research 新二类网站广宣

新思科技与台积电开发广泛用於台积电N4P制程的IP组合

  • 吴冠仪台北

为促进芯片创新,使设计人员能快速达成复杂的高效能运算(HPC)和移动SoC的成功开发,新思科技与台积电合作,针对台积公司N4P制程开发广泛的DesignWare界面 与基础IP组合。

此次合作让设计人员得以取得高品质IP,以符合台积电最先进制程对设计和专案时程的严苛要求,同时达到效能、功耗、面积、带宽和延迟性的最佳化。

台积电设计建构管理处副总经理Suk Lee表示,台积电与开放创新平台(Open Innovation Platform;OIP)的生态系合作夥伴密切合作,让新一代设计受益於最新N4P制程在功耗及效能上的精进。

该制程提供独特的PPA平衡,让客户能持续推出尖端的HPC、移动和其他高效能产品。台积电与新思科技长期合作,持续推出用於台积电最先进制程的高品质DesignWare IP,让设计人员能充分实现N4P制程的优势,将差异化产品快速推向市场。

新思科技IP行销策略部资深副总裁John Koeter说道,开发用於台积公司N4P制程的DesignWare IP让设计人员有信心能快速将IP整合至芯片设计中,并受惠於N4P制程技术在效能、功耗和面积上的精进。投入大量心力,针对先进的制程技术,开发出通过矽晶验证并符合标准的IP,为设计人员提供达成设计要求的低风险路径。

新思科技广泛的DesignWare IP组合包括逻辑库、嵌入式存储器、IO、PVT 监视器、嵌入式测试、类比IP、界面IP、安全IP、嵌入式处理器和子系统。为了加速原型建造、软件开发以及将IP整合至SoC中,新思科技的「IP套件式解决方案」(IP Accelerated initiative)提供IP原型建造套件、IP软件开发套件和IP子系统。新思科技在IP品质的大量投入以及全面性的技术支持,使设计人员降低整合风险,并加速产品上市时程。