Microchip发布智能高端合成工具套件

Microchip发布智能高端合成工具套件，协助客户使用PolarFire(R) FPGA平台进行基于C++演算法的开发。Microchip

由于边缘计算应用需要综合考虑效能与低功耗，因此带动了开发人员将现场可程序逻辑闸阵列(FPGA)用作高能效加速器的需求，这种做法还能够提供灵活性和加快上市时间。然而，大部分边缘计算、电脑视觉和工业控制演算法都是由开发人员使用C++ 语言来开发的，而他们对底层FPGA硬件的了解不多甚至是一无所知。

为了支持这一重要的开发社群，Microchip Technology Inc. 推出了名为SmartHLS的HLS设计工作流程，成为其PolarFire FPGA系列产品的新成员。SmartHLS可以将C++演算法直接转换为FPGA优化的暂存器传输级(RTL)程序码，大幅提升产能和设计便利性。

Microchip FPGA事业部副总裁Bruce Weyer表示：「SmartHLS增强了Microchip的Libero SoC设计工具套件的功能，使屡获殊荣的中密度容量PolarFire和PolarFire SoC平台的巨大优势能够被不同的演算法开发者群体所利用，而无需成为FPGA硬件专家。结合Microchip的VectorBlox 神经网络软件开发套件，新套件将大幅提高设计人员的工作效率，可使用基于C/C++ 演算法并利用基于FPGA的硬件加速器，为嵌入式视觉、机器学习、马达控制和工业自动化等应用开发尖端技术解决方案。」

基于开源Eclipse整合式开发环境，SmartHLS设计套件使用C++ 软件程序码产生HDL IP元件，以整合到Microchip的Libero SmartDesign专案中。这使工程师能够在比传统FPGA RTL工具更高的抽象层次上描述硬件行为。

此外，更能够透过一个能同时执行硬件指令的多执行绪API，以及较其他HLS产品更简化的复杂硬件并行作业表达方式，进一步减少开发时间以提高产能。

SmartHLS工具所需的程序码行数是同等RTL设计的十分之一，而且由此产生的程序码更容易阅读、理解、测试、除错和验证。该工具还简化了对硬件微架构设计的取舍，并使开发人员能将已有的C++ 软件用于PolarFire FPGA和FPGA SoC。