Cadence推出以机器学习为基础革命性产品Cerebrus

Cadence Design Systems, Inc.(益华电脑)推出Cadence Cerebrus智能芯片设计工具，这是一款以机器学习为技术基础所开发的新型工具，可实现数码芯片设计自动化和规模化，让客户能够更快速地达到定制化芯片设计的目标。

相较于人工操作方式，Cerebrus和Cadence暂存器传输级到签核流程(RTL-to-signoff)的结合，使高端芯片设计人员、电脑辅助设计团队和矽智财开发者，能提高多达10倍的工程生产力，以及优化高达20%的功耗、效能与面积。

Cerebrus的问世，不仅成为Cadence众多数码产品的一员，也让Cadence提供业界先进以机器学习为基础的数码全流程，其范围涵盖合成 、实现到签核等。此一新工具可在云端平台运作，它可利用高度且可扩展的运算资源，快速满足市场上广泛多元的设计需求，包括消费性、超大规模运算、5G通讯、汽车和移动设备等。

Cerebrus为客户提供下列优势：强化机器学习效能，快速找到工程师可能不会主动尝试或探索的流程解决方案，从而提高功耗、效能、面积和生产力；机器学习程序可重复运行：可以让前一次的设计学习，自动应用在未来的设计工作上，缩短达到更佳产出的时间。

提高生产力：让单一工程师能够同时针对多个模块，进行完整的RTL到GDS流程自动优化，提高全设计团队的生产力；大规模分布式运算：提供可扩展式的就地部署或云端的设计探索，以加快流程优化。以及很重要的方便使用的人机界面：让使用者可以进行交互式结果分析与运行管理，获得芯片设计指标相关的重要见解。

Cadence资深副总裁暨数码与签核事业群总经理滕晋庆(Chin-Chi Teng)博士指出，过去，设计团队无法使用自动化方式，重复运行前次的设计程序，导致每个新项目耗费过多时间在人工学习上，并造成利润损失。

Cerebrus的问世，标示着机器学习技术所带动的数码芯片电子设计自动化产业的革新，让工程团队可以释放人力操作，进而有机会在组织中产生更大的影响。 随着产业继续朝先进节点、设计尺寸和复杂性渐增发展时，Cerebrus正可以让设计人员更有效地实现功耗、效能与面积的优化目标。

Cerebrus是Cadence数码全流程多元产品的一部分，能与既有产品无缝协作，包括Genus合成解决方案、Innovus设计实现系统、Tempus时序签核解决方案、Joules RTL电源解决方案、Voltus电源完整性解决方案，以及Pegasus验证系统。此无缝协作可以提供客户快速的设计收敛途径以及更佳的可预测性。

此新工具及其多元的流程应用，将能更完善Cadence智能系统设计的整体策略，使无所不在的智能成为卓越设计的基石。

瑞萨电子公司共享研发EDA部门数码设计技术部总监Satoshi Shibatani指出，为了使采用最新流程节点的新产品效能极大化，工程团队使用的数码实现流程必须不断更新。自动化设计流程的优化，对于在更高产量需求中完成产品开发，至关重要。

Cerebrus以其创新性的机器学习能力，和Cadence RTL-to-signoff工具，提供了自动化流程优化和布局规划开发，将设计效能提高10%以上。在取得这一成功之后，将能够在最新设计项目中，采用此新方法来开发。

三星晶圆代工设计技术副总裁Sangyun Kim表示，「随着三星晶圆代工不断采用最新的制程节点，效率对我们设计技术协同优化(DTCO)计划至关重要，一直在寻找创新方法以在芯片设计实现方面优化PPA。作为我们与Cadence长期合作夥伴关系的一部分，三星晶圆代工多个应用程序中已使用Cerebrus和Cadence数码设计流程。我们观察到，与耗时数月的手动工作相比，一些最关键模块的功耗在短短几天内降低了8%以上。」

此外，使用Cerebrus进行自动化布局规划配电网络规模调整，这使最终设计时序提高50%以上。由于Cerebrus和数码设计实现流程提供了更好的PPA和明显的生产力优化，该解决方案已成为DTCO计划宝贵的一部份。