日本政府引进国外半导体业者投资的效果相当显著，几乎国际间各大半导体制造公司都报到了。另外本土公司联盟组成的公司Rapidus也将目标置于尖端制程的开发。 这些晶圆厂的兴建对日本半导体的贡献，刚开始时比较是稍为间接的。在恢复产业生态、扩大机器设备、材料内需市场、以及支持日本IC设计公司方面等都当然有帮助，但是对于自有的先进制程研发却得看Rapidus的表现。 延伸报导名人讲堂：日本半导体产业的文艺复兴之路（一）Rapidus一开始就瞄准2納米nanosheet GAAFET（Gate All Around FET）的最先进制程，和IBM与IMEC合作，预计在2027年左右量产。1.5/1納米需要不同的晶體管结构，将和LETI（Laboratoire d’Electronique des Technologies de l’Information）合作，用2维材料过渡金属二硫属化合物（Transition Metal Dichalcogenides；TMD）当成晶體管中通道（channel）材料。 Rapidus面临的挑战之一是参与制程研发的各方皆无量产经验。IBM最后的量产晶圆厂卖给格罗方德（GlobalFoundries）是2015年，其他各方要不是新创，要不就是实验室类型的研发机构，要走矢量产注定要多花一些工夫。 然而，Rapidus最大的挑战是有无办法快速地建立规模经济（economy of scale）。先进制程的研发极其昂贵，代工厂其实是以用IC设计公司客户资金实施众筹，进行下時代制程研发。因而到14納米以下，全球市占不足的公司纷纷停止先进制程的竞逐。 对于2納米以下的先进制程的开发尤为如此。2納米是nanosheet GAAFET，1.5/1 納米是2D通道晶體管，1 納米以下可能是CFET（complementary FET）。几个時代间的晶體管的结构、材料、制程都是翻天覆地的大变化，若无足够大的市占便无法产生足够的盈余，无力推动下時代制程的开发。即使凑了开发费用，没有足够的市占也无法回收，遑论建立代工生产所需要的诸多生态环境如设计服务、先进封装等。 先进晶圆厂的建立无疑的会提高日本机器设备厂商的市占率，有些晶圆厂已经设立日本国内设备采购占比的目标。 这个因素影响相对比较轻微，重要的是日本在黄光这一大区块是否能重新启动。2023年Cannon推出納米压印（Nano Imprint Lithography；NIL），分辨率可以达到5納米，预计2025年会先在NAND Flash的制造中使用，但是预计无法完全取代EUV。要打入DRAM及逻辑线路的市场还要在对准（overlay）以及粒子（particle）问题上下工夫改善。 延伸报导名人讲堂：納米压印的初始应用 （一）：技术与挑战另外一个领域是日本有机会得分较多的是先进封装设备。日本的先进封装设备相对领先，而制程持续演进、先进封装、新材料是现代半导体经济增值的三大支柱。先进封装市场的自然增—譬如现在当红的生成式AI（generative AI）就一定要使用先进封装—自然提升在此领域的优势厂商的市占表现。 最后是材料。日本于此部分环节犹仍如日中天，却有危机隐然浮现。明处的是来自于中国的威胁，中国的材料基础科研发表论文占全世界约14.5%，比美国多1倍，而中国目前正在进行材料、设备的自主化。这一定会影响到日本，只是时间早晚的问题。 更深层的理由是材料的合成与制造正在经历典范转移。第一原理计算（first principles calculation）、AI与量子计算等用计算的方式正在逐渐颠覆传统的合试误方式，工艺精神的优势正在逐渐弱化。虽然日本于先进计算并不落后，譬如富士通（Fujutsu）用數字退火（digital annealer）来辅助材料开发仍然领先全球，但是产业的典范移转就意味著变动的可能性。 先进半导体材料的应用考虑与传统材料有些差异：材料界面性质到与块材（bulk）性质至少一样重要，而且很多材料的使用是依赖半导体制程设备。 日本的材料研发比较愿意做长期部署，而半导体厂商求的多是短期内有机会进入应用的材料候选人，这二者密切的结合，会深度地互相嘉惠对方。 先进晶圆厂在日本开始发展的新闻中最令我有感的是臺积电与三星电子（Samsung Electronics）都在日本设立材料实验室，这可能是对日本材料产业最大的立即助益，而且助益是互相的。

当我进入DRAM产业时，那时最负盛名的半导体产业分析报告Dataquest，列出DRAM产业厂商排行：90年代下半，三星电子（Samsung Electronics）已然出头，NEC和东芝（Toshiba）还分居二、三，前十名中尚有其他日本厂商。这看似犹为优裕的景况，仅仅已是日本半导体产业的落日余晖。 再往前10年，日本半导体正当是花团锦簇、油烹鼎沸时分，半导体产品占据全世界50%的市场，机器设备厂商自晶圆制造到封测都是独占鳌头，材料更是处于宰制地位。整个半导体供应链，除了80年代末期才开始萌芽的电子设计自动化（Electronic Design Automation；EDA）之外，几乎是完整而且占有绝大优势的。 经过20几年的凋零，现在日本的半导体产业景况又是如何呢？简单的讲，可以用1、3、5这3个數字一言以蔽之。1是指半导体生产占全世界市场的百分比近10%、3是指半导体制造机器设备约占30%、5是指半导体材料约占50%。 这个1、3、5看起来贫脊吗？一点也不会。10%是什么概念？高的如韓國，近20%；日本与欧盟并列，近10%；再次是臺湾、中国。 日本半导体制造虽然不能与全盛时期相比，但是在有些特殊领域如功率器件、车用半导体等尚有一席之地。欠缺的只是先进制程技术及产能，这也是日本政府及产业界努力推动的方向。 另外，日本的IC设计公司也嫌不足。90年代后，日本从DRAM产业转向系统IC后，发现设计人力不足的问题。一家大的DRAM公司基本上只需要几个IC设计团队就已经足以满足产能需求，因为DRAM是标准产品，而且市场规模大；系统IC的样态较多，市场比较分散，需要更多的IC设计团队。目前日本的IC设计次产业仍然嫌单薄。 机器设备的市占率自然也不如前，主要失去的市场自然是黄光设备，这是90年代DARPA发展出EUV技术原型后技术移转对象选择的结果，先进制程黄光设备市占的流失是必然趋势。日本在黄光之外还丢失了一些市场，譬如蚀刻设备。总体而言，日本的半导体制造机器设备仍然有显著的份量。 日本半导体材料仍然维持著市场主宰的地位。这要归功于过去化合物的发现和合成有点匠人工艺（craftsmanship）的味道—经验不是单以锐意进取的作为就可以替代的。像味素（Ajinomoto）能从一家调味品公司扩张到半导体材料，靠的当然不是其原来所缺少的半导体的领域知识，而是对化合物的发现与合成的匠人工艺精神。 日本半导体产业其实并未经历犹如中世纪的黑暗期，讲文艺复兴是有些言重了。 眼下日本政府全力引进的各国投资有效吗？会改变哪些现况呢？

第二项技术议题是「加速产业创新所需异质整合及先进技术」，这个很明显是对上述生成式人工智能（generative AI）芯片及应用的支持项目。 延伸报导名人讲堂：晶创臺湾方案评论 （一）异质整合（heterogeneous integration）是将用不同制程、材料制作的芯片透过先进封装整合在一起，提升系统功能与表现效能。目前生成式AI及其他的AI应用是用2.5D先进封装，将GPU芯片与HBM3或HBM3E封装在一起，以提高帶寬、提高速度。再下个時代的HBM4或许可能采用铜混合键合（copper hybrid bonding）的3D先进封装或者用矽光子以连接GPU与HBM，进一步提高速度和帶寬，这些也都是异质整合和先进封装的发展方向。 这个技术方向自然是用来支持生成式AI芯片的发展，如果生成式AI的发展方向是正确的话，异质整合的方向也是正确的。异质整合还有自己的重要性，以前ITRS（International Technology Roadmap for Semiconductors）用来标示技术进展的计量是制程微缩的节点，2017年后产业界就用Heterogeneous Integration Roadmap，显示每年可以被异质整合进封装的元件种类／形态／功能。这意味著异质整合本身也成为半导体增加经济价值的驱动力之一。 这个项目中的异质整合技术—特别是与生成式AI高度相关的矽光子与铜混合键合—臺湾的半导体产业早已提前投入并取得相当成果。 异质整合的芯片设计比以前单一芯片的设计要复杂许多。譬如铜混合键合的芯片设计由于上下两片芯片—譬如GPU与DRAM—尺吋要一样，而且金属接点要互相对应，2个芯片的协同设计是基本要求。此时的设计工作会牵涉整个系统而非单一芯片，新的设计辅助工具也是需要的。臺湾半导体产业在这方面也提早准备了，譬如联电与Cadence于2022年初发布完成联合开发设计工具的消息。 至于人力资源与投资环境的问题，这在臺湾已是沉疴，在此只加注一点。 从方案中的人力资源方案来看，显然政策上已经清楚认知臺湾人口基数的长期下降才是目前人力资源不足的主因。这一点是显著的进步。清楚问题的根源才有机会提出正确的解决方案。 对这个方案有3个基本问题，第一个问题是方案的提出时间。2023年并不是常规的10年科技政策出臺的年度，而且此届内阁即将任满。于即将任满的时间制订一个长达10年的政策，在行政伦理上合适吗？ 第二个问题是经费。10年新臺币3,000亿元的经费是个不算小的金额，如果以每年的平均经费来计算，此方案在年度科技总预算的占比高达30%。这样的专案预算编列只有2种结果：一是排挤其他常规项目的空间、一是需要增加新预算。如果是增加新预算，长期计划就要另觅长期的新财源。这些在方案中以及相关的信息揭露都没有看到。问题是预算来源到底是那一种？削减其他专案预算？还是要开譬新源，而源头在哪？ 最后一个是关于电力的问题。目前很多的生成式AI芯片设计在效能与节电—散热之间的选择，都大幅的倾向追求效能，而将散热的问题留给制程与封装去解决，是以连芯片水冷这样复杂的方案都也列入考虑了。生成式AI很耗电吗？当初ChatGPT刚问世时，各大云端服務器都遭遇耗电骤升的窘况，而那只是浅尝即止的试用期。 如果这方案真的很成功，在生成式AI芯片的制造应用都顺利推展到各领域，算过电力供应要怎么成长才能支应吗？这些电力哪里来？ (作者为DIGITIMES顾问)

政府在2023年11月13日公布「晶创臺湾方案」。这是一个跨度长达10年的科技政策，预计经费高达新臺币（以下同）3,000亿元。 与之前比较缺乏宏观、整合的科技产业政策相较，这次推出的政策焦点比较集中，投入的时间与力道都很充足。单以经费为例，此方案平均每年经费为300亿。300亿是什么样的概念呢？这是政府每年科技总预算的约30%左右。以这样的力度执行单一个聚焦的目标，这在近年来的政府科技政策中，近乎异端。 这个方案中只挑拣2个相关的技术目标、2种产业发展环境改善計劃：一、结合生成式人工智能（generative AI）+芯片，带动全产业创新；二、强化国内培育环境吸纳全球研发人才；三、加速产业创新所需异质整合及先进技术；四、利用矽岛实力吸引国际新创与投资来臺。 第一个目标是生成式AI芯片及其于各产业、生活、工作环节的应用，这个是整个方案的重心。AI芯片兴起的势头毋庸置疑，NVIDIA以及其他公司各式加速器是2023年半导体情势欠佳下的救赎之一；与之搭配的高帶寬存儲器 （HBM）同样在2023年一片愁云惨雾的存儲器市场中一支独秀。 但是，此恰恰说明計劃的前瞻性稍嫌不足。如果这是已经明确的现代进行式趋势，政府的长期計劃要抢先早个3、5年；如果这真是一个长期趋势，起步虽晚，亡羊补牢尚有可为。目前最顶尖的应用—在服務器上执行生成式AI—硬件卡位已近完成，生成式AI芯片由NVIDIA独占鳌头，另外还有如超微（AMD）等大厂；应用相关的主流存儲器HBM3E也由SK海力士（SK Hynix）占半数、三星电子（Samsung Electronics）居次。 目前这类芯片开发所需的资源、HBM的取得、先进封装所需的产能、与系统厂商的结盟等能力，连有些大的IC设计公司都难以企及。这是一个门槛极高的领域，新创可以存活的生态区相当狭窄。 晶创臺湾方案「主要运用我国半导体芯片制造与封测领先全球的优势，结合生成式AI等关键技术发展创新应用，提早布局臺湾未来科技产业，并推动全产业加速创新突破。」如果策略是依靠臺湾的制造芯片能力来发展应用，用云端服務器来提供GenAI算力的这领域不太靠谱。芯片制造与封测只是其中一个中间环节，离应用端太远了。生成式AI是每个领域都会自发性投入的新技能，应用后有机会提升自己在产业中的竞争力。但是发展出应用后要将此应用转换成新的产品机会不太大，毕竟使用云端生成式AI算力的应用，还未能有足够数量跨入获利门槛，以此营利的机会不大。在既存大公司专注之外的生成式AI市场当然也存在，譬如ASIC或IP—特殊应用或定制化的应用，这是许多新进者比较容易入手并且持续存活的生态区；大公司食之无味，小公司已够温饱。 进入这个领域就比较有机会触及应用端的发展及商业化。 像生成式AI这样的应用，即使是较小型的模型—譬如在手机上可以使用的LLaMA-7B大型语言模型，所使用的参数数目也高达70亿以上。 在市场强烈的竞争下，很难想像即使是特殊用途、定制化的生成式AI，虽然参数较少，却可以使用不是尖端制程的逻辑芯片和HBM。而且，特殊用途和定制化的GenAI一般和系统的连结性极强，也毋怪有些较大型的IC设计公司自己定义为系统公司。其实很多系统公司也将业务延伸至IC设计公司，以确保公司的核心能力掌握在自己的手中。之前已有很多先例，特别是在手机和电动／自驾车的产业。生成式AI是一个需要极大资源投入、高度整合上下游的新兴领域，即使是其中的特殊应用、定制化的次领域。新创IC设计公司在这个领域发展机会不大。 即使要既存的、有规模的系统公司或IC设计公司投入此快速发展领域，政策的意向还要辅以配合的作为，譬如建立上下游协作平臺、是否协助建立国际统一标准等手段。在目前已揭露的政策宣告，看不到这些必须的关键、详细作为。 对于跨度长达10年的长期計劃，这是严重缺漏。

从AlphaGo问世迄今的近10年间，机器学习中的各式神经網絡（neural networks）开始逐渐被应用到各种工商业的场景。与材料开发相关的应用之一就是用以优化材料制作过程，这个应用已经进入产业实作有一段时间了。 用机器学习中各种神经網絡执行材料制程参数的优化，本是件很辛苦的事。人工智能素有高维度的诅咒（curse of high dimensionality），亦即要优化的问题中参数数目的增加，其所需的算力必须以指数的形式增加。但是相较于以实验来进行制程参数最佳化，机器学习仍然享有绝对的优势。另外，即使不能达到全域最佳化（global optimization），使用可以大幅节省计算资源的局部最佳化（local optimization）也许就足以满足应用的需求。 最近发表于《自然》期刊的文章〈Scaling deep learning in materials discovery〉，揭示运用机器学习于发现材料方法的量子大跃进。 过去使用计算所建立的非有机晶体數據库如Materials Project、Open Quantum Materials Database、AFLOWLIB、和NOMAD利用前述的第一原理计算和简单的原子替代方法，找到4.8万个稳定的晶体结构，新的方法则将此数目再推进一个数量级！ 它使用的方法叫GNoME（Graph Network for Materials Exploration）。首先，它建立系统性的方法来产生新结构：考虑晶格结构对称性，以及随机产生的结构。 然后将图像神经網絡（Graphic Neural Network；GNN）用上述的那些數據库中的數據来训练，改善结构的模型，用以过滤上述产生的新结构。这些挑选过的新结构再以第一原理来计算其能量，判别此结构是否稳定。 经过上述的反复训练、筛选、计算、再筛选的程序，GNoME总共找到42.1万个结构，比之前单纯只用第一原理计算及简单原子替代方法建立的數據总比数4.8万足足高了一位数量级。而且數據量愈大，能量预测愈准确—以指数成长的方式进步。 这个方法还有新结构的预测能力。用以训练GNoME的數據最多只有4种原子所组成的结构，但是在没有任何训练數據的情况下，它也可以预测出5、6个单一原子组成的结构，而且与实验结果对照是符合的。 这些与半导体材料的发展有什么关系？以目前1納米晶體管的主要候选CMOS架构为例，目前计划以MoS2的二维材料来做通道（channel）材料，这是在工程均衡的考量下从过去已知的1,000多种二维材料中挑选出来的。但是经过GNoME的查找后，存在稳定结构的二维材料现在有5.2万种，也提高一个数量级。负责前沿晶體管结构的研发工程师要不要重新再检视一下这个新增的數據库、看一看是否有新的材料可以建构性能更好的晶體管？ 结合第一原理计算与图像神经網絡两种工具，以计算方式寻找新材料是至今为止最先进的、最有效的的材料发现方式。于半导体的应用中，其实材料的形成方式也都使用半导体设备。以前面所述的二维材料为例，原子层沉积（Atomic Layer Deposition；ALD）是常用设备。也就是说，半导体制程就是材料制程，研发与量产一体化是很自然的措施。将半导体相关材料研发纳入半导体厂的核心能力，有助于半导体厂整合更多价值增长环节进入晶圆厂，有利于维持长期持续成长的动力。

现代的半导体产业中，有3个经济价值成长方式：制程继续微缩、先进封装与新材料开发的应用。制程微缩的研发的参与者数目寥若晨星，先进封装的参与者稍多，而新材料的开发参与者贯穿整从上游至下游的个半导体价值炼，成为整个产业的新焦点。 传统的新材料开发方式，以合成（synthesis）为主，这是老牌材料强国日、德所擅长的。合成法以各式成分原子来组织稳定的化学结构，然后测试其化合物的各种性质—譬如导电性，以及在外来刺激下材料的反应—譬如顺磁性（paramagnetism），或抗磁性（diamagnetism）。 合成过程当然非常依赖于知识和经验，用以缩小查找适合特定应用目的的化合物范围。但是能否发现适合应用目的的化合物也存有很高的机率性，因为搜索的范围有限，对候选化合物的性质也仅凭臆测，基本上这就是一个试误的过程。另外，合成的制程比较像手工艺，过程中的众多的制程参数及方法过去很多是靠经验或多批次试验的结果，有点像匠人工艺，是以过去的材料先进国家能够维持其材料开发及制造的优势。 进入21世纪之后，由于计算力的快速提升，传统的化合物—特别是晶体（crystal）化合物—的开发、性质预测、稳定结构的发现以及制作工艺的优化方法，都产生极大变化，连带地将改变材料产业的竞态势。 2个领域的进展引发这个典范的转换：第一原理计算（first principles calculation）和机器学习，不久以后也许还有量子计算，这些都是高度依赖算力的操作。其直接影响将是晶体化合物的各类性质可以精准预测、晶体化合物的制程可以最大程度的优化，以及可能的稳定晶体结构可以彻底查找用以建材料數據库等。这些随之产生的新能力对于需要新材料来满足应用需求的使用者当然是梦寐以求的。 第一原理计算，或称之为ab initio calculation，是指从最基础的物理理论出发，计算晶体化合物的各种性质，这里指涉的基础物理理论一般是指薛汀格方程序（Schrodinger’s equation），但是在电子高速运动时，可能要诉诸更基本的量子电动力学（Quantum Electrodynamics；QED）—相对论版的薛汀格方程序。 虽然从最基础的物理理论出发，但是现实的世界极为复杂，即使是一个单一原子系统，除了最简单的氢原子之外，不存在解析解（analytic solution），遑论一般的化合物会牵涉到2个以上的原子核以及数十至于数百个以上的电子，所以某种形式的简化处理是必要的，而数值计算（numerical calculation）也是不可或缺的。过去这些所遭遇困难的量子力学问题，也是当初驱策Richard Feynman倡议量子电脑的原因之一。 虽然第一原理计算其实早就开始于上世纪70年代，但是一直要到90年代后其准确度才逐渐被学术界－包括物理、化学、材料等领域－所接受。受限于当时的电脑计算能力，还无法直接投入产业真实的应用。 第一原理计算可以用来预测一种特定晶体化合物的各种物理、化学性质，从带隙（bandgap）、导电性、极化（polarization）、磁性（magnetism）、光学性质等，几乎无所不包，其中很多性质是半导体产业关注的核心。连现在半导体在納米尺度制程中最关心的界面性质、缺陷、掺杂等精细结构的叙述，第一原理计算现在都可以给出相当准确的预测。 大概不到10年前，我跟某一晶圆制造公司建议设立一个第一原理计算团队，理由是可以节省大量工程试验批（engineering pilot lots）的经费和时间。当时他们的回应只是笑笑，半导体厂要做数值计算物理的人做什么？现在他们已经有一支不小的第一原理计算团队了。 Scaling deep learning for materials discovery .

量子电脑有机会成为终极的散热问题解决方案。Richard Feynman最原始的概念是以量子的方法解决量子问题，首先讲究的是效能。现在耗电最凶的人工智能（AI）服務器相关应用，在量子电脑上也都有其相应的量子AI演算法，速度相对于现有的传统AI运算都是平方加速（quadratic speedup）、甚至是指数加速（exponential speedup）。量子电脑计算速度快自然耗能小，逸出的废热就更少。这是量子计算于散热问题上的第一重好处。 Feynman第二篇谈论量子计算的文献主题，是量子计算是可逆的（reversible），这是与散热直接相关的议题。 传统的二进位逻辑闸运算，譬如AND gate，输入有2个位元，但是输出只有1个位元，也就是说传统的二进位计算过程可能会丧失信息，而丧失信息意味著熵值增加，这就是废热的来源。 量子计算的操作基本上是以微波来控制、转变量子位元的状态（state），计算起始的量子位元数目与计算完成的量子位元数目是一样的，因此没有信息的丧失。量子计算的可逆性基本上是说如果从计算完成的量子位元反著步骤计算，可以回复出起始的量子位元状态。这种可逆性只存在于熵值不增加的计算过程中。也就是说，先姑且不论量子计算的周边线路和冷却需求所可能产生的废热，量子计算的核心部分理论上是不会生废热的。这是量子计算于散热问题上的第二重好处。 量子计算另一个优点较少被提到：量子计算也是存儲器计算。所有的量子计算都在停留在一组量子位元上反复操作，毋需将信息挪动到缓存存儲器（buffer memory）上—其实目前也没有量子存儲器可用。量子位元本身既是处理器，也是存儲器本身，这就是存儲器计算，自然不会产生搬运信息产生的焦耳热，绝大部分的量子位元属于此一类型。 唯一的例外是光子量子位元。光子在运算时的确会在矽光子的模塊上处理，信息的确会在光源和傳感器中被传输。但是如上文矽光子一段所述，光子的传输理论上也不会生焦耳热的。因此目前困扰半导体业的焦耳热问题，在量子计算的过程中只存在于其周边线路，并不构成主要问题。 这是量子计算于散热问题上的第三重好处。 半导体发展迄今，摩尔定律的推进以及先进封装的应用，持续增益芯片系统的效能。但由於单位时间内所处理的數據量益发庞大，而芯片的集积度亦同时大幅提高，散热效率提升的需求更加迫切，从芯片、模塊、系统各层次的散热方式必须同时于设计时就开始考虑。可以考虑的空间包括线路设计、材料使用、封装方式、外加的散热机制（水冷式封装就是这样进场的！）等，乃至变更基础的计算架构与原理。 废热处理已成计算设备各层级工程的共同瓶颈，我们需要散热总动员！

量子电脑、存儲器计算（in-memory computing）、矽光子、铜混合键合（copper hybrid bonding）、氮化铝基板／晶圆、氮化矽基板／晶圆等，这些新技术有什么共通点？ 在进入详细讨论之前，我们先退一步看半导体过去的发展考虑。成本、效能、功耗等3个面向一直是半导体过去技术发展的主轴。成本以前靠制程微缩和良率提升，效能提升也靠微缩。功耗问题面向较为多样化，节省能耗基本上靠降电压、使用低电阻材料和设计优化等，处理废热的手段就更复杂了。 上述3个面向的进展需要有权衡的考虑—工程一向是综合效能的权衡问题。资深的电脑使用者应该记得过去有一段时间的个人电脑中装有风扇，也就是说当时要求CPU效能的大幅迈进，迫使散热手段必须升级，外延到在系统层级另外加风扇气冷的手段。之后CPU的线路设计业界有个默契，控制CPU发热在单靠IC自然气冷散热就足以应付的程度，恼人的风扇声就暂时从办公桌上消失。 芯片中的能耗机制主要有2种：一种是晶體管开关的能耗。目前一个状态切换（switch）的能耗大概是在飞焦耳（femto joule）的数量级；另外一种是焦耳热（joule heat），就是电子流经金属连线因为电阻所产生的废热。由于金属连线的宽度在制程长年的微缩下变得愈来愈细，电阻不容易再下降，芯片的效能又愈来愈高、传送的信息愈来愈多。焦耳热在目前的von Neumann计算架构下是热耗散的主要源头。 废热如果无法及时排出，可能会使芯片、系统失效甚或损毁。解决的源头自然是从降低能量使用开始，然后才是排放废热的处理。 散热的手段有3种：辐射、传导和对流。辐射的功率正比于温度的四次方，对于芯片这样的低温，辐射的散热效率是远远不够的，所以半导体或电子系统的散热方法通常是传导和对流的结合。 氮化铝和氮化矽都是半导体业界所熟悉的材料，现在也用做散热材料。氮化铝的导热系数高；氮化矽的导热系数虽然稍低，但是其他机械特性如强度和断裂韧性都很高，综合性能最佳。这二者目前都已制成陶瓷基板/晶圆，用于功率模塊的隔热板、或做为外延（epitaxy）功率元件的晶圆基底。这是以高导热率材料来散热的办法。如果需要的话，在基板／晶圆底下还可以用活性金属釬焊法（Active Metal Brazing；AMB）加上一层铜，提高散热效率。 更积极些的办法是减少电源及信號传导所发出的焦耳热。 矽光子是以光信號来替代电信號。理论上光信號的传导是不耗能的，自然也不会有废热，可以极大程度的避免焦耳热的产生。这是为什么矽光子预计在2025年会进入量产的主要动力之一—人工智能诱发的大量计算，使得现有的电信號传送方式快要让功耗和散热难以负荷。 3D封装中的铜混合键合让数个异构（heterogeneous）芯片间原有的金属连线，变成堆叠芯片上重分布层（Redistribution Layer；RDL）的直接对口铜金属键合，大幅缩短芯片之间原先金属连线的长度，所以焦耳热是降低了。但是3D封装也大幅提升芯片的集积度，使得原本已然艰难的散热问题更加恶化。譬如原先用2.5D封装的高帶寬存儲器（High Bandwidth Memory；HBM）与CPU/GPU，在改为3D封装之后，居于最底层的逻辑芯片由于上层的存儲器芯片层数增加，势必要处理更多的數據运算，因此散热的负担更加沉重，这就是进行式的挑战。 存儲器计算的想法更为激进。如果电脑依照von Neumann架构运作，數據必须在CPU与存儲器间反复传递，这是焦耳热产生的最主要原因，那就干脆把二者合并为一，就没有两个芯片间相互传送的问题。这不算是原始创意，因为人脑就是这么运作的。只是这方向的研究还在摸索中。

Canon的FPA-1200NZ2C納米压印机这个型号，其实最晚在2015就已出现在相关的学术期刊上了。已经出现8年的旧机型能够重新上新闻并且吸引注意，最主要的原因在于它将要进入比较大范围的半导体量产应用。 延伸报导名人讲堂：納米压印的初始应用 （一）：技术与挑战納米压印有2个特性可以有效地拓展它的应用范围。第一，是它不仅适用于2D图形的打印，而且有些3D图形也可以用单一模板来转移线路图形，有效的简化制程。另外一个特性，是納米压印可以用于任何基板，不只是适用于硅片上。 这2个特性让納米压印已经开始被应用于一些次领域，譬如生物傳感器等。只是这些领域的产值相对较小，未能获得充分关注。 这次新闻受到较多关注的原因，是納米压印要进入主流半导体制程行列，而且时程明确。 铠侠（Kioxia；原东芝存儲器）与SK海力士（SK Hynix）将于2025年开始，以納米压印技术生产3D NAND Flash。NAND在很长一段时间内是市占率仅次于DRAM的半导体产品类别，納米压印进入大宗产品的制程行列，意义非凡。 东芝（Toshiba）于2004年就开始以納米压印试产NAND，目前与Canon和大日本（Dai Nippon）等公司为共同推动建立納米压印技术生态的主力成员。SK海力士与铠侠素有各式的市场、技术合作，同时宣布采用納米压印技术也在情理之中。 NAND可以率先采用納米压印有其技术上的理由：NAND是存儲器阵列。一般存儲器阵列线路图形高度重复，基础单元结构相对简单。最重要的是其容量设计可以留有冗余（redundancy），如果制造过程中有局部线路图形产生缺陷，可以用硬件方法融断（fuse）受损部分，以原先预留的冗余部分替代，晶圆整体良率可以维持在较高水准。 如果納米压印要应用到DRAM，缺陷密度的要求也一样可以较为宽容。但是DRAM底部有很稠密的晶體管触点（contact），因此上下层间的对准就变得格外重要，以前納米微影机的技术规格尚达不到量产的要求，需要再改善覆盖后才谈得到DRAM的应用。至于逻辑芯片，由于线路中大多不是重复的图形，比较少有冗余设计的可能，对于粒子或缺陷极为敏感。目前的納米微影机仍需降低粒子和缺陷才有办法跨入逻辑芯片的制造应用。 另一个比较有期待的领域是矽光子。納米压印在转印线路图形时的线边缘粗糙度（line-edge roughness）的表现优于曝光机的表现，因为没有光的干涉、光阻蚀刻等问题，这使得光子在通过这些以納米压印制造的光元件时，表现更符合原设计的预期效能，而且一般光学元件制造层数较少，层间覆盖的问题没有那么尖锐。另外，光学元件很多是3D图形的，这正是納米压印的强项之一。 矽光子还有另外一个机缘。原先在异质整合路线图（Heterogeneous Integration Roadmap；HIR）中计划于2020年矽光子就会出现在异质整合芯片市场中，但是实际上被延迟了。由于人工智能（AI）应用的兴起，大量數據移动的需求要以光的形式来实现，臺积电就宣布在2025年开始矽光子的量产。 半导体产业的逻辑，总是会将机器设备的价值利用到最后一刻，善用原始的巨大投资，所以对新设备的引进就有潜在的利用障碍。但是对于新建的产线或厂，只要事前有足够的生产验证，大规模的采用新设备比较有机会。納米压印恰好于此时较明显的出现在产业的视野之内，不能不说是风生水起的机缘了！

最近Canon发布可以达5納米制程节点的納米压印机FPA-1200NZ2C 。納米压印是半导体制造中将线路设计图案转印到晶圆的方法之一，另一个为人熟知、也是目前产业界中用以量产的主流方法是曝光机。 納米压印的方法其实很简单，就像用木模板转印图案到红龟粿上一样。红龟粿模板是阴刻，1：1的将龟的图案压在煮熟的糯米粉团上，压印后的图案是阳刻的。这其中没有像曝光程序中牵涉到光源、光学系统、感光、显影、蚀刻等复杂的过程以及精密昂贵的设备，所以晶圆处理程序价格相对较低似乎是理所当然。 关键的技术是压印模板的制造，以及前文中以糯米粉团所比拟的高分子树脂（polymer resist）及整个压印过程。压印模板与欲转印的图型是1：1，所以在制造模板时要有至少与在晶圆上欲转印的图案一样精细的分辨率，这用来塑造模板图样的工具自然是电子束（electron beam）。电子束是半导体业用来在光罩上形塑线路图样的主要工具。 电子的德布罗意（de Broglie）波长是0.08納米，也就是说电子束理论上的分辨率就是在这数量级。对于任何目的的刻画，这都远超过所需要的精度—这比原子都小！ 问题是被电子束用来呈像的物质会与电子发生作用，因此电子束刻画的分辨率极大程度的依赖于使用的物质。目前电子束的分辨率大约在5~10納米左右，这对于5納米制程实际的临界尺吋（critical dimension）14納米便够了。納米压印还预告未来可以推进到2納米制程节点，它实际的临界尺吋是10納米，也还在目前电子束分辨率可触及的范围之内。 以电子束刻画的模版是母板（master plate），接下来就是大量复制。说「大量」一点也不夸张，因为目前納米压印机每小时产量（throughput）就只有100片上下—这大概只比EUV刚推出时的产量稍高，而模板可以使用的次数在几千次的数量级，大概是几天就得更换。 在納米压印之前，基板需先滴有高分子树脂（polymer resist），与基板上粘合层（adhesion layer）充分ˇ浸润（wetting）。之后就是将模板压在布满高分子树脂的晶圆，藉压力及毛细现象让树脂延伸入模板图形之中。然后用紫外光固化（UV curing）树脂，取下模板。 納米压印过去技术发展的挑战和上述的压印程序和使用的物质有直接的关系。过去的几大挑战分别为覆盖（overlay）、产量、缺陷率（defectivity）和粒子。 覆盖是指元件上下不同层间结构的对齐问题，在納米压印制程中会产生覆盖问题的原因之一是压印过程中树脂被压印而扭曲或变形，以致于上下层之间的相应结构无法对齐。此为納米压印过去在技术上常被诟病的地方。 延伸报导Canon新NIL系统成本优势　有利芯片制造大众化发展又譬如納米压印的产量其实取决于树脂滴（resist drop）的大小、扩散速度以及跟基板粘合层的浸润速度，此基本上是材料特性的问题。 这些问题在过去发展的30余年间主要由物质的改善以及一些辅助的机制，譬如上下层对准校正等，这些问题获得相当程度的改善，納米压印因而逐渐步入量产制程的行列。 (作者为DIGITIMES顾问)