为摩尔定律续命—半导体先进封装技术

超微（AMD）CEO苏姿丰来台参与COMPUTEX 2024，期间有一次的公开演讲，提到她本人很讶异在台湾有这麽多人知道CoWoS（chip on wafer on substrate）技术，这在美国是不可能的事。

事实上CoWoS一词是台积电张忠谋创始人一手钦定的，这名字取得真好，一眼就可以望文生义。就如同TSMC一般，很清楚让人知道葫芦里卖的是什麽药。

CoWoS是一种先进的芯片垂直堆叠封装技术，也是延续摩尔定律继续前行的最重要利器。

摩尔定律过去五十年中，所着重的在晶圆的平面上做不断地微缩。但是当微缩到了纳米等级，最终还是会遇到物理的极限，因此往垂直方向去堆叠是一个必然趋势—如同在人口密集的地方要盖高楼一般。

约莫在二十年前，半导体技术尚未进入28纳米制程，研发人员就开始提出3D IC的概念，当时用了「 more than Moore」这个词，以对照摩尔定律的「more Moore」。然而要堆叠芯片技术上并不困难，但是在实际应用上却很难实现，就如同盖高楼，每一层的主结构必须是一致且贯穿的，才有可能一层一层的堆上去。所以只有存储器的芯片，因为是完全相同的架构，才有可能彼此堆叠，但当时的存储器芯片并没有这个需求。

之后研究人员提出了矽穿孔中介层（through Si via interposer），也就是在中介层上方的平面放置多个芯片，因为中介层是使用半导体的制程，可以紧密结合这些芯片，并提供高密度的横向走线（RDL），芯片间信号可以走最短路径，提升芯片效能。这就是俗称的2.5D封装技术，此中介层就是CoWoS中的wafer。所以严格来说CoWoS是一个2.5D的封装技术。

顺带一提的是这2.5D名词，最早是由日月光集团唐河明博士所提出。

台积电是第一家将矽穿孔中介层量产的公司，这多亏蒋爸（蒋尚义）的主导与支持。但是推出来之后，却是叫好不叫座，乏人问津，也就是科技界常说的「solution looking for problems」。后来第一个使用CoWoS技术的是在2011年的Xilinx，将4个FPGA芯片紧密的并排再一起，并利用RDL彼此信号相连。因为CoWoS所费不赀，所以高单价的FPGA为了追求效能，才率先使用。就连苹果（Apple）手机内的AP芯片，至今还未使用CoWoS。

接下来直到AI时代的来临，CoWoS才受到广泛的重视。NVIDIA是在2016年的P100 GPU开始使用CoWoS，主要用于与一旁的HBM存储器能紧密的信号相连。有趣的是，HBM是第一个实现3D的芯片堆叠，目前已经可以将12层、甚至16层DRAM堆叠在一起。

NVIDIA近期所推出的Blackwell GPU，将2个GPU芯片，以几乎无缝地紧密相连，而中介层提供高密度的RDL以及连接凸块（bump），再次大幅提高信号传输速度，并减少功耗。

此番CoWoS技术所带来的效益，几乎等同于将制程技术推进一个时代。

然而，随着需要相连的芯片愈多，CoWoS中介层所需的面积就持续增加，不仅增加费用，而一片12寸大的晶圆能提供的数目也势必减少。玻璃基板当作晶圆中介层的想法就应运而生。

首先，玻璃基板够大（5.5代玻璃面板是1.3米 x 1.5米），另外玻璃基板够平整，可以制作出高密度的RDL，同时对于高速的信号具有更低的传输损耗。现阶段如果能顺利解决玻璃基板钻孔的问题，将来非常有机会提供一个低成本、高效能的中介层。

台积电为此也适时推出经济版的CoWoS-L（local Si），中介层是使用封装业常用的制模（molding）技术。模的中介层内可内埋local Si interconnect（LSI）芯片，提供所需要高密度的RDL，同时也可以内埋其他的主被动元件以及芯片。不过要完成薄、大面积且不碎裂的制模，在工艺上是很大的挑战。

CoWoS中的芯片及晶圆中介层会被台积电所牢牢地绑住，外人难以越雷池，因为这牵涉到对终端客户的承诺。至于substrate高速载板，则有机会被多家供应商所分食，而高速载板内有更多的空间，整合内埋所需要的元件。

半导体先进封装技术，尤其是CoWoS，未来在延续摩尔定律道路上扮演不可或缺的角色。现在发生的是AI带来的需求，未来在各领域小芯片（chiplet）的整合，都需要这些技术，而且会更多元及多样。在这条道路上，除了制程技术及IC设计的专长外，需要材料力学、结构力学以及散热机制等专长的人共同参与。当more Moore 「山穷水尽疑无路」时，more than Moore提供「柳暗花明又一村」，这一村将带给半导体产业至少再20年的荣景。