半导体产业趋势的反转（2）：重返垂直整合

如果一个产业的2种竞争策略在不同时间都有可能成为产业的主要型态，当产业的条件有所变迁后，竞争策略的廻摆也是理所当然。 
 
2012年台积电在28纳米平台制造Xilink Vertex-7 2000T FPGA（Field-Programmable Gate Array），这是在晶圆代工厂量产先进封装的滥殇。注意，原先已经分割的晶圆制造和封测的2个价值链节点，又重新被整合在同一制造体系之下。 
 
FPGA是半导体产业快速测试IC线路的重要工具。在FPGA上一个芯片拥有数量庞大的晶体管，常常是同一逻辑制程中晶体管数目最高的芯片，因此FPGA晶粒的尺寸通常比较大，芯片的良率有相当的挑战性。利用先进封装CoWoS来制造FPGA的理由是先制造FPGA小芯片（chiplet）以提高良率，并且利用CoWoS的特性获得较高带宽、较低功耗、提升总晶体管数目等优势。 
 
抽象一点来讲，芯片制造在物性和电性接近自然极限时，创造新经济价值的手段必须从以前单靠制程微缩延伸到封测、甚至到系统设计方面，这价值点创造的移动也诱发竞争模式的变迁。 
 
如果晶圆制造代工将委外封测整合入其生态系或公司只是单一公司的个别行为，2016年半导体产业将原先国际半导体技术路线图（ITRS；International Technology Roadmap for Semiconductor）变更为异质整合路线路（HIR；Heterogeneous Integration Roadmap）则是国际半导体产业的集体意志。 
 
ITRS专注的是传统晶体管的缩放（traditional transistor scaling），也就是芯片制程节点的进展；HIR则转向推动异质整合、先进封装与系统创新（system innovation）。这是个产业认知中里程碑式的变更：半导体创造价值的方向增加了！除了极少数几家厂商还能在先进制程持续推进外，业界协力的价值创造方向已经转向到单一芯片制造之外的领域，特别是多芯片、异质芯片的系统整合。 
 
这个趋势不只发生在晶体制造的前、后端。

2024年初新思科技（Synopsys）合并Ansys（主要产品为工程模拟与分析），主要原因就是在目前半导体产业演化的趋势下，自动化设计IC线路不能只考虑芯片本身的功能和效益。芯片置入先进封装、系统组装的诸种物理、化学、电磁等特性，在设计伊始时就必须纳入考量。 
 
目前的芯片系统散热考量当然是显学。除此外，像芯片制作过程中的应力（strain）、电磁波的发射以及对处于同一堆叠其它芯片的影响、矽光子中光子的传递、消散以及光信号与电信号的转换、以及在封装后整个系统预计的表现等，都是在芯片设计时应该一路考虑到底的。也就是说，虽然仍做EDA的设计辅助本业，但是考虑的视野垂直整合完整的半导体的价值链，这就是新思科技从矽晶到系统（Silicon to Systems）策略。 
 
半导体产业趋势又转向垂直整合。只是与最先的统包式垂直整合有很大的差异。像在晶圆代工与OSAT的垂直整合—虚拟的或实际的—只专注在制造的领域，而新思科技只专注在设计自动化领域的垂直整合。 
 
许多在EDA还未问世时即已出现的概念如为可测试而设计（DFT；Design For Testability）、为制造而设计（DFM；Design For Manufacturing）、为可靠性而设计（DFR；Design For Reliability）、为系统而设计（DFS；Design For Systems）等现在都重新浮上台面，成为企业的口号以及产品实施的重点。 
 
这个趋势也与现在流行的工程词汇「共同最佳化」（co-optimization）有极强的关连性。制程的缓步推进已经很难为半导体提供足够的新经济价值，譬如DRAM从1z推进到1a制程节点只能略为改善存储器的密度，但是每个位元的成本已经降不下来；又如逻辑制程在过去可以在芯片设计时寻求效能和功率之间的均衡，做出速度够快又不会发烫的芯片。

但在制程微缩变缓放慢后，芯片上没有足够的参数余裕来兼顾二者，只能一味的追求极致的速度，而将提供电力和散热问题留在先进封测与系统上去解决。共同最佳化的直白话就是将系统中每一成分单元和每一环节的余裕都一起释放出来，这就提供新垂直整合的坚实基础。 
 
至少我们在制造和设计的半导体次生态区看到开始垂直整合的返祖现象，其他的次生态区譬如制造设备或者材料供应商怎麽重新定位自己、制定策略呢？