二维材料在半导体应用的进展：在逻辑制程应用的挑战及展望
二维材料曾被视为延续半导体微缩的重要候选者。由于它们薄到只剩下原子等级，理论上非常适合制作尺吋极小、功耗极低的晶體管。
然而，当这些想法真正走向先进逻辑制程，挑战才开始全面浮现。问题在于使用二维材料制作FET的制程要求近乎对单一原子的控制。逻辑芯片对材料与制程的要求，已进入极度严苛的阶段。
首先是一致性与稳定性的问题。先进逻辑芯片内含数十亿颗晶體管，它们必须在极高时脉下同步运作。任何微小差异，都可能影响整体效能甚至良率。由于二维材料极薄，对外在环境高度敏感。基板表面是否完全平整、周围材料是否产生微小应力，甚至封装过程中的热与机械影响，都可能改变电子的行为，导致每颗晶體管表现略有不同。
这种个体差异在研究样品中或许可以接受，但在逻辑制程中却是致命缺陷。
第二个关键挑战来自电流进出FET通道的效率。晶體管的效能不只取决于通道本身，还包括在FET中电流如何从金属端点—源极和汲极—顺利进入、流出通道。对原子层材料而言，这个衔接并不自然，往往造成额外的能量损耗与速度限制。即使近年已有多种改善方法，譬如透过相工程（phase engineering）、重掺杂（heavy doping）或边缘接触（edge contact）等方式改善，仍难在整体表现上追上成熟矽技术。对于先进逻辑芯片而言，这样的差距在高频运作下会被迅速放大。
第三，是互补晶體管（CMOS）的实作困难。现代逻辑芯片仰赖两种性质相反、却必须高度匹配的晶體管（nFET和pFET）共同运作。矽之所以能长期称霸，正是因为它在这方面建立极为成熟的材料与制程体系。但在二维材料中，不同性质的FET往往需要不同的二硫属过渡金属化合物（Transition Metal Dichalcogenide；TMD）通道材料，导致设计与制程复杂度大幅提高，对先进节点而言更是沉重负担。
最后，还有量产与制造现实。先进逻辑制程的核心价值，在于高度可复制、可预期的大规模生产。但二维材料在大面积制作、缺陷控制、层数一致性等方面，仍与现有产线存在落差。这些问题并非短期内能靠单一突破解决，而是牵涉整个制程生态系的重建。
在等待逻辑制程应用成熟之前，二维材料先从存儲器落地，2025年2月在Nature上发表一篇由TMD实际制造快闪存儲器的文章《A full-featured 2D flash chip enabled by system integration》。
与处理器不同，存儲器的核心任务不是高速计算，而是稳定地储存与读取數據—特别是快闪存儲器。只要數據状态能清楚区分，即使元件之间存在些微差异，系统往往仍能正常运作。这样的特性，让存儲器成为二维材料较为友善的应用场域。
二维材料的结构超薄，數據写入快速、能耗也更低。文章中已有实际芯片及制造方法展示，将二维材料应用于快闪存儲器中晶體管中的通道，并且整合到成熟的矽平臺上，由既有电路负责控制，新材料专注于储存功能。这种分工方式，避开逻辑制程最严苛的要求，却能真正把二维材料带进可运作的系统。
从长远来看，这不只是权宜之计，而是一条累积经验的路径。透过存儲器应用，二维材料可以逐步建立量产能力、制程稳定度与产业信心，为未来进入先进逻辑节点铺路。或许，当十年后的7A或5A制程真正需要新的通道材料时，二维材料已不再是实验室的新奇概念，而是准备就绪的成熟选项。
