二维材料在半导体应用的进展：二维材料的优势
就如同石墨烯于2004年被实验证实时当时的社会心情，对于石墨烯这种异类物质的生活应用，大众曾寄予有高度冲击性的期望，但是真实应用时的实施却只是以点滴的方式逐渐渗入材料应用；二维材料—特别是二硫属过渡金属化合物（Transition Metal Dichalcogenide；TMD）—在半导体的应用似乎也没有符合当初热烈的预期。
TMD在半导体的应用当初被寄予厚望，是当成摩尔定律（More Moore’s Law）的救赎。
对于固态物质的应用，我的理解是这样的：原分子首先要形成晶格，对于电子于其中的行径我们才有办法以量子力学来理解。我们理解的基础最简单的就是离材料边界很远、块材（bulk）中电子的行径。
然而接近材料的边界部分，特别是与其他种类物质的界面及周边，电子的行径就变得十分复杂。界面上容易有晶格不匹配（lattice mismatch）、杂质、缺陷等令人头疼的问题，没有结成共价键（covalence bond）的悬空键（dangling bond）会捕捉电荷、形成位势壁障（potential barrier）。
不夸张的讲，现代半导体制程研发有很大一部分的工程资源是投入解决材料界面的问题。
在制程临界尺吋已微缩接近极限时，界面的问题益发严重，因为整个材料尺吋太小，几乎都邻近界面。现在半导体微缩的严峻挑战之一—短通道效应（Short Channel Effect；SCE）—就是因此而来。
半导体线路的基础单元是场效晶體管（Field Effect Transistor；FET），FET中电流由金属材质的源极（source）流经中间受上层闸极（gate）电压控制开关的通道（channel），最终抵达波汲极（drain）。FET通道的尺度过去被用来定义技术的节点，譬如大约40納米长的通道就相应于40納米的逻辑技术节点。微缩通道的尺度—进而缩小FET的尺吋、并且提升其效能—是摩尔定律的驱动主轴。
但是半导体制程演进至28納米之后，FET元件的效能提升靠的更多是FET的结构从二维逐渐倾向于三维，单纯的临界尺吋微缩不灵了。主要的原因之一就是前面提过的SCE，通道的尺度很难再微缩了。
FET的矽通道当微缩到10納米出头，两边的源极和汲极金属的性质如电场或耗竭区（depletion area）会穿透界面而影响矽通道。如果在矽通道里从源极和汲极两边渗入的影响重叠了，闸极就无法有效控制FET的开关。所以尽管技术节点的名称从14納米、7納米、5納米、3納米、2納米、14A、10A、7A、5A继续往下探，但是通道的长度总维持在10几納米以上。几納米、甚或几A（1A=0.1納米）的技术节点只是个命名，与FET的真实尺吋却没有什么直接的关系了。
此时二维材料就被赋予厚望，特别是TMD中的MoS2（二硫化钼）、WSe2（二硒化钨）、WS2（二硫化钨）等，它们都是半导体，有些共同的特性被认为有希望突破SCE带来的微缩桎梏。
首先，它们的电子迁移率（electron mobility）极高。如果与矽块材的电子迁移率相比，TMD的只有矽的约3分之1，但这是TMD单层（monolayer）的数据。如果是矽单层的數據，则远逊于TMD的。元件的尺度在微缩时，元件各层的厚度—譬如介电质和通道—也必须跟著减薄。当厚度减至数层或单层，TMD的电子迁移率就远远胜出。
电子迁移率高代表元件开关的频率高，通过元件的电流高，功率消耗也低。这些都是元件微缩时所追求的目标，而用二维材料来做通道天生就有这些潜质。
二维材料的第二个特质是它原子般的厚度。所谓的二维材料就是缺少一个维次的自由度，那个维度自然只有一个原子的高度。MoS2的厚度为6.3A，这个厚度与矽原子的共价键长度5.43A差不多。
用二维材料做FET的通道天生对SCE免疫。SCE和介电质的厚度、通道的厚度的平方根成正比，二维材料的厚度极薄，SCE的影响很小。要免于SCE的话，通道的长度必须维持在10納米以上，二维材料的通道则可以低至1~3納米。也就是说，如果维持元件的几何形状不变，使用二维半导体材料来取代FET通道中的矽，理论上可以直接推进摩尔定律中近4个時代。因此二维材料成为各领先代工厂未来先进逻辑制程的重要研究方向之一。
