嵌入式MRAM和独立式MRAM要分流了！

几乎所有的新兴存储器出道时都宣称与CMOS制程兼容，意思是可以做逻辑制程的嵌入式存储器。这意味着开发一种存储器技术可以一鱼两吃，适用于嵌入式和独立式存储器。但是从历史的发展来看，这样的一厢情愿最后很难坚持，像eDRAM几乎很少用过，eFlash最终停留在65nm，很难与逻辑制程一起微缩，而且此时的嵌入式存储器制程与独立式存储器制程早已大相迳庭了！

MRAM在嵌入式存储器先驰得点，在28/22 nm中成为eFlash的替代，在7/5 nm时代也成为L3 cache的替代。能当成替代，自然在读写速度、功耗、单元面积等有综合优势。

但是早期发展MRAM技术的单元面积一般为50f²，虽然MRAM的优点之一是可以持续微缩，但这与之DRAM的6f²、甚至cross point的4f²仍然相去甚远，要当成独立存储器，首先在价格上就吃了亏，仅可在特殊利基市场攻城掠地。

MRAM的单元面积在嵌入式制程大概是50f²。单元面积微缩的瓶颈在于底层控制开关的CMOS，而不在上头的储存元件MTJ(Magnetic Tunnel Junction)。实验数据显示，TMR(Tunnel Magnetoresistance Ratio；穿隧磁阻比例，MTJ在状态1与0时的磁阻差额对于状态0磁阻值的比例—简单的说，两个状态有多大的差别)值对于MTJ直径微缩不敏感。TMR值不能太小，否则读取储存数据时就会产生失误。所以MTJ是可以持续微缩的。

有困难的是底下控制电流的CMOS。CMOS要提供足够的电流、而这电流在通过铁磁层或被反射后形成极化的自旋流，进而翻转另一铁磁层（自由层）的磁矩，这就是STT(Spin Torque Transfer)的机制。

但是所有的存储器—甚至包括量子位元—都有稳定性和可操控的两难：稳定的不好操控，容易操控的不稳定，两个极端譬如NAND Flash与DRAM。MRAM要当永久存储器，铁磁层中的磁矩便要经得起热扰动，储存要稳固。稳固的状态就要用较大的力气来切换状态，底下的CMOS就要提供足够的电流来切换，因此CMOS的尺寸小不下来。

要降低CMOS的单元面积，釜底抽薪的方法是用SOT(Spin-Obit Torque)来翻转磁矩，基本上它是用材料中晶格上原子轨域对铁磁层磁矩产生转矩，因为晶格的原子比STT中的电子重多了，转矩的力道也大。在相同的电流下，它产生的转矩比STT大至少一个数量级。这可以解决目前面临的单元面积、写入速度、功耗等问题。

但是也有快速的解决方法，师DRAM之故智。DRAM的CMOS与逻辑制程的CMOS有很大的差异；DRAM的要求是尺寸比较紧致、低漏电流，而逻辑CMOS则要求速度快，所以二者的结构不太相同。在SDRAM、DDR DRAM时代DRAM就开始用recessed gate来满足上述要求，而附带的特性为驱动电流比相同面积平面型CMOS的驱动电流大。用此一制程于MRAM，Hynix与Toshiba于2016 IEDM发表了4Gb MRAM，其单元面积只有9f²，已经非常接近过去DRAM的6f²了，而且现在MRAM写入速度也开始超车了。

看来MRAM的嵌入式和独立式存储器会开始分流，代工厂搞代工厂的、存储器搞存储器的，至少在前段制程是如此。一个接下来的问题是未来MRAM有没有机会替代DRAM?这个问题于今年4月在台湾举办的VLSI-TSA就可见分晓，敬请拭目以待。请看今日之域中，竟是谁家之天下？