先进封装的标准制定

先进封装虽然在高端手机领域应用中开始发轫，但是在半导体产业的总动员则是因2023年的AI芯片先进封装的产能吃紧。由于先进封装的产品供应链拉得很长，参与者众，半导体业界就想起业内常见做法（common practice）—制定标准规格，以降低价值链各环节间协作所需要的沟通成本及时间。

考虑制定标准规格的时候需要考虑的因素主要从技术开始，制定标准的挑战主要有下列几点。

第一个是先进封装目前还处于发展初期，技术变迁快速。以2.5D先进封装为例，初期的就有CoWoS-S、CoWoS-L、CoWoS-R、CoPoS甚至CoWoP等，这还只是一家公司的规格。快速进展的技术来不及制定标准规格，也不一定值得订定。

由于牵涉到的是封测环节，要列入考虑的因素就远比芯片关注的电性指标要多，必须包含热（thermal）、机械（mechanical）、可靠性（reliability）、翘曲（warpage）、应力（stress）等特性，种类繁多，制定不易。

再来是材料的种类也比较复杂。单只是基板（substrate）一项，就有硅片、玻璃等，现在碳化矽（SiC）也可望入列，其他环节也是新材料的创新场域。

既然有标准规格，自然就会有伴随的量测和检验，但是先进封装通常会牵涉多个芯片，其结构及电性、功能的检测复杂的程度依整合的程度指数上升。这些挑战在芯片设计时就必须考虑在内，也赋予以前线路设计界术语如design for testing、design for manufacturing、design for reliability新的意义。另外，新的检测项目就要有新的测试设备，这一切都还有待发展。

所以即使产业中有制定标准规格的念想，至今被产业界广泛接受规格事实上很少，小芯片（chiplet）的UCIe（Universal Chiplet Interconnect express）3.0在2025年８月被持续推出，算是比较成功的案例。

以上的观点大部分是从技术的考量来看，但是影响元件规格制定的，经济上的考虑恐怕是更重要的因素。

半导体产业界中最成功、最知名的规格标准化元件当属DRAM。自1993年JEDEC制定SDRAM（Synchronous DRAM）标准后，后续演化的各高端版本延用至今，成为电子系统厂商与半导体元件厂商的共享标准。

要制定一个产品的规格要有几个先决条件。首先，产品的市值规模要够大，这样殚精竭虑地协商、规划未来的产品统一规格才有价值。再来就是技术的路标明确，此点前面已经阐明。

有统一的产品标准，意味著元件厂商不必与电子系统厂商在界面规格上密切协商，元件产品推出的周期得以加速，系统设计也可以独立进行。统一的标准也缩小产品竞争的范畴：规格一致，产品的效能也一致。不同厂家能用于竞争的只有产品的推出时间、产品的可靠性以及生产成本。

对于经济上较有直接影响的—正面或负面的—是产品标准化以后具有大宗商品（commodity）的特性。

大宗商品，即使生产厂家数目接近寡头垄断，还是个完全竞争市场。这对于买家当然是福音，因为购买的成本会最佳化。对于卖家也有些自然的好处，市场价格低时会促使买家使用较多数量的产品。因为电子系统的效能有如薪资，有向下的僵硬性，因此市场规模即使在市场不景气时还会不断的扩大。

大宗商品市场自然也有其天生的缺陷。由于缺乏买方与卖方的粘滞性，当供需失衡时—即使缺口不大，价格的起伏会急速的倾斜，这便是大宗商品市场经常面临的景气周期问题。市场的景气周期如果处于低迷阶段，又恰好遇到市场外的问题—譬如金融危机，那就是倾家荡产的时刻。事实上，目前存儲器市场的寡头垄断局势就是在上次景气大低潮时淘洗剩下的状况。

制定先进封装规格标准社群最推崇的经典案例是HBM。

HBM是由DRAM数层堆叠而成，上下之间以矽穿孔（TSV）来连通电源、信号，这是典型的3D堆疉先进封装。HBM的规格沿袭DRAM的优良传统，规格已制定至HBM4、HBM4e，虽然现在产品实际只用到HBM3e。

看似HBM是先进封装规格标准制定的经典范例，但是厂商已经放话了：要在DRAM芯片堆叠的底层置入逻辑线路的基底晶粒（base die），以针对特定客户的定制化。看，这是寡头垄断产品业者的意向—迈向定制化而非标准化，而这意向自然是业者考虑自身利益最大化的结论。

综合目前先进封装技术进展的状况以及经济面的考虑，我认为先进封装规格标准的制定以及产业界的接纳还有一段很长的路要走。