矽光子的技术挑战

记不记得美国制裁中兴时，有一家公司一天内股价跌了30%？那家公司叫Acacia Communications Inc.，公司官网最上头的大标题是3D Siliconization，而底下的两个大标题就是silicon photonics和DSP。这家公司2019年以26亿美元的髙价卖给Cisco。

2020年3月美国COVID-19(新冠肺炎)疫情正盛，Intel却如期推出产业界第一个以共同封装方式、1.6 Tbps的矽光子以太网交换机。其实在其核心事业之一的近存储器计算(near-memory computing)，矽光子也被部署用于存储器和处理器的连接，以降低功耗、加快速度和增加频寛。矽光子的应用已经一脚跨进资通产业，而且直指核心。

但是矽光子的市场预估在今年也不过10亿美元，主要的原因是其技术的发展还面临一些挑战，特别是现在产业界正在处于光、电整合的阶段。

第一个技术挑战是让光子特性参数维持穏定的问题。光子是自由度很丰富的载体，强度、相位、波长、偏极化、时序、自旋甚至连路径等都可以用来携带信息，去年潘建伟团队就只以3对光子的自旋、偏极化和路径组成了18个量子位元。

虽然矽光子目前还用不着量子性质，但是光子的特性参数极为纤细脆弱是无庸置疑。譬如説，矽光子的光源InP雷射就很容易受温度影响而改变波长，而波长在矽光子的应用中绝对重要，譬如多微环谐振器(microring resonator)可以用来滤波，但是波长一变原来预定要执行的功能就荡然无存。

温度的问题在光电融合时问题更凸显，因为电子线路一定会发热，整合在一起问题只会更严重。这问题的主要解决方案之一是用闭路回馈来弥补温度造成的变异，但是所需要的传感、控制、加热器及光子元件的动态可重构成为线路设计的巨大负担。幸好异构整合可以缓解这样的问题，把对热较敏感的光子元件－譬如光源－放置处理器较远便是，这样其他的较不敏感光子元件就可以较密集整合于矽光子芯片而不至于有太大的热光调控负担。

另一个技术挑战是电子元件和光子元件整合的问题。光子和电子元件的材料和制程存在相当大的差距。光在矽中的吸收频谱波长在1,100nm以上(红外光)才急速下降，也就是开始变得透明，而矽的折射率接近4，这意味着矽光子元件天生就是微米级的，8寸的晶圆和制程就绰绰有余。但是电子元件—譬如DSP—早已进展到纳米级，要真的全部整合在一起，难免顾此失彼。

矽对上述红外波长透明，要让光不渗漏，需要氧化矽当阻隔，所以晶圆是SOI (Silicon On Insulator)。另外，不像电子元件，光子元件一般是在同一平面的。这个问题在异构整合包含入矽光子后，同样有机会得到缓解。相近的制程在同一芯片上制作，再用封装的方法来建构多芯片功能模块，这也是文章一开始提到Acacia的3D Siliconization打的算盘。

还有光电整合的元件线路模拟及EDA工具缺乏的问题。这怪不得那些EDA公司，因市场才刚起来，但另外还有技术的问题。光子元件的频率与电子的频率天差地别，但是模拟时需要用光子元件最髙频率来进行模拟，这会大大延长模拟的时间。

另外，如前所述，光子是个有多个自由度的载子，要准确的模拟可不是像电路只用电流和电压即成。还有光子元件种类衆多，不像电子元件可以用CMOS一以贯之。但是相较于上述的制程问题，模拟及EDA工具缺乏的问题都比较容易处理。只要市场大了，就是「火到猪头烂，钱到公事办」。

当半导体的两大应用通信与信息都开始跨入矽光子领域，台湾还找不到合适的试产线，急不急呀？