纳米压印的初始应用 （二）：近期市场

Canon的FPA-1200NZ2C纳米压印机这个型号，其实最晚在2015就已出现在相关的学术期刊上了。

已经出现8年的旧机型能够重新上新闻并且吸引注意，最主要的原因在于它将要进入比较大范围的半导体量产应用。 
 
延伸报导名人讲堂：纳米压印的初始应用 （一）：技术与挑战
纳米压印有2个特性可以有效地拓展它的应用范围。

第一，是它不仅适用于2D图形的打印，而且有些3D图形也可以用单一模板来转移线路图形，有效的简化制程。另外一个特性，是纳米压印可以用于任何基板，不只是适用于硅片上。 
 
这2个特性让纳米压印已经开始被应用于一些次领域，譬如生物传感器等。只是这些领域的产值相对较小，未能获得充分关注。 
 
这次新闻受到较多关注的原因，是纳米压印要进入主流半导体制程行列，而且时程明确。 
 
铠侠（Kioxia；原东芝存储器）与SK海力士（SK Hynix）将于2025年开始，以纳米压印技术生产3D NAND Flash。NAND在很长一段时间内是市占率仅次于DRAM的半导体产品类别，纳米压印进入大宗产品的制程行列，意义非凡。 
 
东芝（Toshiba）于2004年就开始以纳米压印试产NAND，目前与Canon和大日本（Dai Nippon）等公司为共同推动建立纳米压印技术生态的主力成员。SK海力士与铠侠素有各式的市场、技术合作，同时宣布采用纳米压印技术也在情理之中。 
 
NAND可以率先采用纳米压印有其技术上的理由：NAND是存储器阵列。

一般存储器阵列线路图形高度重复，基础单元结构相对简单。最重要的是其容量设计可以留有冗余（redundancy），如果制造过程中有局部线路图形产生缺陷，可以用硬件方法融断（fuse）受损部分，以原先预留的冗余部分替代，晶圆整体良率可以维持在较高水准。 
 
如果纳米压印要应用到DRAM，缺陷密度的要求也一样可以较为宽容。但是DRAM底部有很稠密的晶体管触点（contact），因此上下层间的对准就变得格外重要，以前纳米微影机的技术规格尚达不到量产的要求，需要再改善覆盖后才谈得到DRAM的应用。

至于逻辑芯片，由于线路中大多不是重复的图形，比较少有冗余设计的可能，对于粒子或缺陷极为敏感。目前的纳米微影机仍需降低粒子和缺陷才有办法跨入逻辑芯片的制造应用。 
 
另一个比较有期待的领域是矽光子。

纳米压印在转印线路图形时的线边缘粗糙度（line-edge roughness）的表现优于曝光机的表现，因为没有光的干涉、光阻蚀刻等问题，这使得光子在通过这些以纳米压印制造的光元件时，表现更符合原设计的预期效能，而且一般光学元件制造层数较少，层间覆盖的问题没有那麽尖锐。另外，光学元件很多是3D图形的，这正是纳米压印的强项之一。 
 
矽光子还有另外一个机缘。原先在异质整合路线图（Heterogeneous Integration Roadmap；HIR）中计划于2020年矽光子就会出现在异质整合芯片市场中，但是实际上被延迟了。由于人工智能（AI）应用的兴起，大量数据移动的需求要以光的形式来实现，台积电就宣布在2025年开始矽光子的量产。 
 
半导体产业的逻辑，总是会将机器设备的价值利用到最后一刻，善用原始的巨大投资，所以对新设备的引进就有潜在的利用障碍。但是对于新建的产线或厂，只要事前有足够的生产验证，大规模的采用新设备比较有机会。

纳米压印恰好于此时较明显的出现在产业的视野之内，不能不说是风生水起的机缘了！