太克推出DDR3逻辑除错、协定验证解决方案

太克(Tektronix )宣布，推出新一代 DDR3 探测解决方案，让客户可使用支持 DDR3-2133 MT/s 和 DDR3-2400 MT/s 的 Tektronix TLA7000 系列逻辑分析仪，为设计进行除错和协定验证。

这款 DIMM 适用的全新高速 DDR3 内插器(interposer)，可让工程师使用现有的 TLA7BBx 模块，撷取所有 DDR3 速率的位元址、控制、命令和数据信号，其范围从 DDR3-800 MT/ s、DDR3-2400 MT/s 到低电压 DDR3。

此全新内插器是首度使用 Tektronix 超高效能矽锗混合 ASIC 技术的元件，可在每次 DDR3 I/O 输入时提供真正的类比检视，是专为保持信号完整性而设计，与市售的内插器(interposer)解决方案相比较，能减少更多探棒负载。

在所有运算区段中，对更快、更高容量存储器搭配更低功耗的需求更严苛。JEDEC 继续增加了更高速度等级的存储器以符合 DDR3 标准，并向新的 DDR4 规格迈进，能将 DDR4 标准带入市场。

Tektronix 数码分析产品线总监 Dave Farrell 表示：「业界不断促使 DDR3 存储器封包传输效能，让它跟得上愈来愈严苛的应用要求，我们的 DDR3 解决方案提供了最完整的高效能工具，能以优惠的价格进行 DDR3 界面的逻辑除错和协定验证。我们将此方案定位于支持高速 DDR3，以及新兴的 DDR4 标准。」

对更新、更高速率等级的 DDR3 进行协定分析和除错，一直是设法缩短产品上市时间的矽芯片制造商、OEM和系统制造商一个重大的挑战。这款全新内插器可与太克合作夥伴 Nexus Technology 的一整套工具搭配使用，提供了所有 DDR3 流量方便的设定和分析，大幅加快产品上市的时间。

这些工具能提供的功能包括：一个取样点分析工具，可自动确定并设定适当的临界值和取样点值；一个新的 ICI 工具，可显示眼图的 DDR3 信号，快速评估汇流排运作状况，或在边缘系统上或以非标准速率运作的系统上选择取样点/临界点；一个支持封包的 DDR3 存储器，可将 DDR3 汇流排流量解码为显示模式暂存器信息和 DDR3 命令，以及读写数据；新的违反协定软件，可在多个撷取时提供 43 种不同的 DDR 汇流排 JEDECDDR 参数一致性测试，并提供各种 DDR 汇流排流量的统计分析。

TLA7BBx 逻辑分析仪模块同时具有 3.0 Gbps 的状态撷取、20 ps的高速时序能见度和3 GHz带宽类比量测功能，所有都透过同一支探棒搞定。使用内建类比多工器，使用者即能以不到 10 分钟的时间，在示波器上设定并检视所有的 DDR3 信号，达成存储器信号的信号完整性深入分析。工程师还可在示波器上检视与时间关聊的类比波形及在逻辑分析仪上撷取到的状态数据。