联发科抢搭矽光子趋势 跟上台积大联盟脚步
- 刘宪杰／台北
-
联发科日前宣布推出新时代ASIC设计平台，外界认为，此举算是联发科对于加入矽光子技术潮流的重大宣示。
联发科发展ASIC业务已经一段时间，过去一两年的时间，ASIC服务也逐渐从鸭子划水转往台面上，除了在消费性电子产品及通讯产品取得战果，也逐步打进CPE大厂的定制化芯片当中。
现在联发科ASIC业务所属的运算联通元宇宙事业群，已经是得到庞大资源投注的重点部门，肩负联发科中长期成长动能的重任。
而本周此部门除了在NVIDIA GTC公布最新的车用智能座舱SoC系列产品，也首次对外宣传自家的ASIC服务平台，且主打的是采用前瞻的共封装光学元件（Co-Package Optics；CPO）技术。
目前台湾在矽光子及CPO技术的发展上，仍是以台积电马首是瞻，若再加上各大封装厂及测试界面、光通讯模块业者加持，可以算是一支全新的台湾矽光子供应链大军。
而台积电传出也已经和NVIDIA、博通（Broadcom）等通讯芯片需求庞大的关键厂商密切合作，开发相关产品，有望在今明两年看到相关产品推出。
面对显而易见的技术趋势，又有台积电的技术能力可以奥援，联发科跟上台积大联盟，投入CPO相关技术发展并不令人意外。
台积电卓越科技院士暨Pathfinding for System Integration副总经理余振华，在台大SoC中心举办的前瞻技术论坛上，便提到如果要满足生成式AI带来的庞大算力需求，先进封装技术就不能只停留现在的技术层次。
透过把芯片越做越大来提供更高的运算及功耗效率的模式，导入矽光子技术是势在必行的趋势，根据台积电现阶段的研究，已经证明台积电的COUPE技术，可以在同样的功耗下，比起传统的3D封装产品带来170%的传输速度提升。
熟悉HPC业界人士指出，其实现在所有HPC产品面临到的效能瓶颈，并不完全是在CPU、GPU或NPU的运算能力上，很大一部份是在数据交换的速度仍不够快，导致各核心没有办法完全发挥出全部的运算实力。
同时，在既有电路设计技术的限制下，数据传输的功耗和发热问题也是急待解决的一环，若观察近期NVIDIA的GTC大会，虽然新产品Blackwell GPU架构强大的算力表现令人惊艳，但也有许多人注意到，NVIDIA的NVLink 5.0界面或许会是NVIDIA建立强大竞争力的另一个关键。
因此，有鉴于博通、Marvell等美系大厂，都已经积极投入矽光子领域，来确保未来能够提供更强的高速传输产品及ASIC服务，对于试图要在HPC的ASIC市场扩大经营，建立技术话语权的联发科来说，跟进投入CPO技术，加入到最激烈的一线战场，是必要的策略选择，且相关技术的累积，对于整个联发科集团未来在其他产品线的发展来说，也至关重要。
当然，目前CPO相关技术确实还有成本偏高及量产、设计上的诸多挑战要克服，何时能够兑现为实际的营收，还需要时间观察。
至于联发科抢进CPO技术之后，在ASIC市场是否会进一步挤压到其他传统台系ASIC业者的生存空间？
熟悉ASIC业界人士认为，其实ASIC领域分工非常细致，联发科目前和其他台系业者锁定的技术内容并不完全一致，在高速传输这部分的战场，现在比较算是联发科在挑战美系大厂，而不是回头压迫其他台系业者如世芯、创意，短时间内并不会对彼此的ASIC业务发展带来冲击。
责任编辑：陈奭璁
