高速网络与周边汇流排信号量测与认证趋势
- DIGITIMES企划
-
PCIe 3.0(8GT/s)将面临到100GBase-XX超高速以太网络25Gbps带宽需求的不足，使得采用SerDes PHY技术的下一代PCIe 4.0应运而生；而USB 3与Thunderbolt汇流排速度正在相互竞逐，从10vs20 Gbps拼到下一代20vs40Gbps，还有PCI SIG的OCu-Link界面的插花角逐，使超高速汇流排的征战白热化，也触动了从IP供应商、PCB、缆线供应商、量测仪器业者与服务验证业者的市场新契机。
过去80年代PC还是走并列(Parallel)界面的设计思维，早期的PCI汇流排采用Lumped-capacitance集总电容的线路设计，具备Multidrop多点传输能力，传输速率约33？100Mbps等级；90年代开始导入终端电阻、来源时脉同步的Transmission line (T-Line)线路设计，传输速度一举提高到100Mbps以上。
到2003年代开始采用Lossy Transmission line电路设计，将数据位元组拆解、串成一个一个的单一位元的序列？解序器(Serial/Deserial；SerDes)，搭配信号预强化？修正(Pre-emphasis)技术，由发送端(Transmitter；TX)作信号等量化(equalization)的动作，再度成功的突破到1Gbps的传输等级。
一个标准的SerDes，是由发送端(Tx)的Serializer、接收端(Receiver；Rx)的Deserializer、传输通道(Channel)以及Clock(时脉)4个元件组成。TX要作位元编码(line coding，如8/10b、64/66b、130/132b)以及equalization信号等化，Rx则要作解码、数据修复、时脉修复等动作。
通道(Channel)是主机板上玻璃纤维PCB板(FR4 PCB)上从Tx到Rx的线距，这中间会有信号衰减(Insertion Loss)、信号折射损失(Return Loss)、近线上串音现象(NEXT/FEXT)等凑成的S信号传递衰减参数(S Parameter)，可藉由在示波器上选Frequency Domain(频率区隔)方式去作解析。
而现今SerDes也朝向AC Coupled－线路设计了双接地电容，可将逆电压造成的逆电流直接接地而避免线路损坏，成为当今SerDes的设计主流。
高频SerDes广泛用于各种高速传输界面
接下来伴随着信号波形的调变技术(BPSK、QPSK、8PSK、16PSK、QAM32、QAM64、QAM256等)，让多个位元串流信号透过不同相位、旋转矢量角度的间隔，在仪器量测的信号眼(eye diagram)中如雷电般疾驶而过，到现在走向10Gbps的高速串行传输技术。
目前SerDes广泛应用于像是Serial ATA(SATA)、SAS(Serial Attached SCSI)、SATA Express、USB 3.0、PCI Express、HDMI、DDR4存储器规格，以及跟网络相关的如XAUI(10Gigabit Attachment Unit Interface)、10GbE、光纤网络等。像XAUI采用4条3.125Gbps线路达成10Gbps传输速率，100GBase-XX4，标准是用4条25.78125GHz的SerDes PHY线路来达成。
在PC方面，PCI SIG组织于2007年宣布，2010年11月底规格定案的PCI-E 3.0，至今已成为英特尔桌上型电脑？芯片组平台的标准主流。其具备单线道(x1 lane)8GT/s的传输速率，也就是用8GHz SerDes PHY的技术，同时采用编码效率较高的128b/130b，以同样单线道比较下，PCIe 3.0传输速率达到985MB/s，比PCIe 2.0 5GT/s且8b/10b编码下的500MB/s，提升了接近2倍。
而PCI SIG于2011年11月底宣布PCI Express 4.0规格，目标是至少推进到16GT/s，也就是采用16GHz的SerDes技术，同时维持跟既有 PCIe 3.0/2.0/1.0向下兼容的优良传统。
而从2012年初步揭露的电气特性白皮书中，PCIe 4.0的PHY大致上使用跟PCIe 3.0一样的信号等化(EQ)的解决方案；针对CEM厂商相关零组件(背板？连接器？缆线)进行调查与研究，是否可支持、使用到24GT/s，也就是不排除加入24GHz SerDes技术的选项。
在PCB走线设计上，目前服务器设计PCIe 3.0约使用两组连接槽，布线长度约20英寸(50.8cm)；PCIe 4.0将限制在同样设计1？2组PCIe 4.0扩充槽时，布线长度限制在12？14英寸(30~35cm)。
也由于既有的PCIe 3.0扩充槽(连接器)，超过8GHz以上会出现严重的线上串音干扰与信号折射损失，必须寻求CEM厂进一步改良既有的PCIe扩充槽(联接器)，在PCB设计上减少串音(Crosstalk)效应，以及维持中间阻抗值85欧姆以下。
在传送端(Tx)部分，8GHz以上的信号传递时，每英寸走线的能量衰减斜率太高(即信号能量衰减太快)，一种建议将板子寄生电容压低至400 fF，另一种则是于Tx端加装传送线圈 (Tcoil)。而传送抖动值(Tx jitter)与接收端(Rx)时间比必须依照数据传输率做精确的调整。
协会建议善用PCB布线模拟软件来先计算各种阻抗、信号衰减值等参数，是否在要求范围内。而PCIe 4.0规格预定将于2014年底，最迟2015年就会正式定案。
SerDes线路也应用到DDR4存储器(3.2？4.3Gbps)、USB 3.0/3.1 (5？10Gbps)、SATA Express (16Gbps)、NVM Express (SFF-8639；32Gbps)到Thunderbolt 1.0/2.0(10？20Gbps)，以及移动设备的Mobile PCIe。
被瑞士升特半导体(Semtech)购并的Gennum公司，正研发代号Snowbush、速率高达 32Gbps的SerDes PHY IP。新思科技(Synopsys)提供DesignWare电路自动化设计软件，可进行16Gbps PHY的设计验证作业。台湾创意电子(GUC)则掌握10/25Gbps SerDes技术，可供PCIe 3.0/4.0 SoC、40/100GBase(XAUI)网络界面等高频设计应用。爱德万测试(Advantest)则开始对半导体业界，提供测试速率达16Gbps的高频数码量测模块。
在USB 3.0、SATA、PCIe 3.0、Thunderbolt、HDMI、DP，以至于预留未来PCIe 4.0、USB 3.1、Thunderbolt 2.0界面的测试验证上，目前像安捷伦(Agilent)的AXIe模块化的J-Bert M8020A、太克(Tektronix)的BERTScope和PatternPro错误码分析仪等，均可来协助业者进行8/16/25/32Gbps与无线射频量测方案。
安捷伦Infiniium 90000Q系列实时示波仪，更飙高到双通道63GHz的量测能力，兼顾频谱分析仪(SA)的功能；该公司也推出SystemVue模拟程序库，支持802.11ac/ad以及更新版的4G-LTE、3G-HSPA的信号量测认证，形同备妥60GHz 802.11ad/WiHD超高频信号的量测与验证解决方案。
有线影音线材？连接头的高频化与相关验证
做为液晶电视、AV影音器材、显示器与显示卡标准界面的HDMI，采用TMDS线路实体层技术，并于2013年9月推出输出带宽达18Gbps的HDMI 2.0，规格上也纳入了双屏幕、21:9超宽比例，以及4K UHD (3840x2160)/4K 4096x2160p60等屏幕分辨率支持。
智能手机部分，由Nokia、三星、晶鐌、新力与东芝等大厂建立MHL (Mobile High Definition Link)界面联盟，目前推出MHL 3.0版规格，同样以支持到4K UHD的分辨率为诉求。其藉由在手机与电视端各加一组MHL收发芯片，以既有microUSB连接线把手机HDMI信号传输到电视，并藉由电视来为手机充电。
由视讯电子标准协会(VESA)于2006年5月所发表的Display Port (DP)显示埠界面，其特点在于传输带宽比HDMI还高，多屏幕输出且无须任何授权金，建置成本比HDMI还低廉，也被广泛纳入各显示卡、整合型芯片组的支持行列，甚至被融入Thunderbolt汇流排规格的协定层内成为规格的一部分。
Intel于2011年发表DP+PCI Express+GP I/O三合一的Thunderbolt汇流排，双向传输速率为10Gbps，能够使用miniDP Port的连接头，铜轴或光纤(100米)两种连接线方式，来连接最多6个Thunderbolt周边。
而Thunderbolt 2.0随后在2013年第1季发表，传输速度提升到双向20Gbps，并支持4K输出，向下兼容Thunderbolt 1.0。其相关产品与线材正在验证当中，正式产品预计2014底面市。
至于2014年底亮相的USB 3.1，以倍增为10Gbps连线带宽，可正、反面插的新型态Type-C连接头，并且追加A/V独立带宽等特点，目前得知仅支持既有的USB 3.0铜轴缆线规格，但最长距离限制在1m；超过1m速度则降为USB 3.0的5Gbps，最大缆线距离为3m。USB 3.1用以低成本与既有周边兼容性的优势，向上挑战目前周边速度霸主的Thunderbolt。
PCI SIG也提出OcuLink的外接界面，以铜轴？光纤缆线作为传输材质，同样提供PCIe 3.0 x4 Lane的界面规格，传输速率可达32Gbps (4GB/s)，可作为通讯机台？网络连接装置等外接以太网络界面的新选择，预计2014年底到2015年坊间有相关产品推出。
由于支持HDMI 2.0的4K UHD电视与相关影音设备预计2014年下半问世，加上手机的MHL连接线，VESA协会的DisplayPort(DP)、Thunderbolt以及USB-IF协会的USB 3.0/3.1等能提供相关影音设备、连接头与缆线等做测试认证的单位就相当重要。
因此，像百佳泰(Allion)这类厂商便提供HDMI、DP、MHL、USB-IF USB3/3.1、OCu-Link、SATA、SAS等连接器、缆线等规格认证与电气特性检验服务，在产品上市之前做好兼容性验证测试，为产品品质做好把关的动作。
