至达科技：运用AI技术优化芯片布局设计，提升芯片设计效率与性能

随着生成式人工智能（Generative AI）等各式数码创新的快速发展，市场对高性能芯片的需求急遽增加，这也导致芯片设计变得更加复杂。以NVIDIA的H100 GPU为例，该芯片内含800亿个晶体管。如此庞大的晶体管数量，再加上日益紧迫的上市时程和不断缩短的产品生命周期，单纯依赖人力开发几乎是个不可能的任务。

为因应这一挑战，至达科技（Maxeda Technology）与国际IC设计大厂合作，提供多项经过量产验证的AI辅助电子设计自动化解决方案（AI-assisted EDA Solution）。期盼这次参与TIE Award的竞赛，能让更多的国际大厂看到台湾在EDA的创新成果，并且为进一步的合作创造契机。

研发阵容坚强，合作夥伴涵盖多家全球前十大IC设计公司

创立于2015年的至达科技，专注于电子设计自动化（EDA）领域，在IC的数码设计上提供了数据流分析、布局规划自动化、摆置最佳化以及其他定制化解决方案。

至达科技的共同创始人中包括台湾大学电机信息学院院长张耀文教授，同时也是公司CEO陈东杰博士的指导教授。在张院长的号召下，加上科技部的育苗计划的协助，成立了至达科技，并在国家发展基金的创业天使计划的支持下，进一步蓬勃发展。凭藉卓越的研发实力，近年来成功地吸引了瑞鼎科技和联发科技的投资，并成功将产品引入多家全球前十大IC设计客户中。

「我们团队拥有强大的研发实力，并积累了许多核心技术」陈博士这样描述，目前公司拥有超过25位研发人员，核心成员在EDA领域拥有着丰富经验，团队中有两位曾在被誉为「电子设计自动化领域奥林匹亚大赛」的国际集成电路马拉松程序研发竞赛（ACM CADathlon at ICCAD）中获得不同届的冠军。

此外，团队还有四位曾赢得台湾集成电路电脑辅助设计软件竞赛（IC/CAD Contest）的冠军。而陈博士本身也于2021年获得全球最大的EDA会议DAC（ACM / IEEE Design Automation Conference）颁发了优秀青年创新者奖（DAC Under-40 Innovators Award)，以表彰他对EDA发展做出的杰出贡献和成就。

另外特别值得一提的是，由至达科技、联发科技以及台大电资学院共同合作的论文《通过强化学习实现灵活的芯片摆置设计（Flexible Chip Placement via Reinforcement Learning） 》在2022年被选为DAC大会宣传论文。同时，这个成功的产学研究合作也孕育出创新的解决方案 - MaxPlace强化学习奖励平台（MaxPlace RL Reward Platform），并在2023年的一百多个新创方案中脱颖而出，成功获得TIE Award半导体组的第三名。

因应趋势，EDA导入AI技术提升芯片设计效率

EDA被誉为「芯片之母」，是实现数码创新的关键，IC设计工程师使用EDA工具设计芯片功能，将程序代码转换为实际电路设计，并在量产前验证设计的正确性。因此，在芯片内的晶体管规模迅速增加且制程变得更加复杂的情况下，EDA技术直接左右了芯片的设计开发时程与芯片效能。而因应趋势将AI技术导入EDA领域，更成为未来IC设计能否克服后摩尔时代挑战的重要关键。

陈东杰博士指出，国际级大厂如Google和NVIDIA这样的芯片设计公司正在将AI技术导入IC设计中，因此，愈来愈多的IC设计工程师研究如何在IC设计过程中采用AI技术，特别是强化学习（Reinforcement Learning）的方式。

然而，即便对于像Google这样的科技巨擘而言，将强化学习融入芯片设计流程也面临挑战。其原因在于强化学习需要进行超过10万次的迭代学习，方能获得优化结果。因此，这是一种非常耗时的方法，并且耗用了极高的机器资源。

加上现有的商业解决方案的目标是实现精确的摆置和布线，以满足IC量产标准。然而，这种耗时的方法并不太适合强化学习，因为它需要更多的机器资源和运算时间。因此，在引入AI技术时，降低应用强化学习所需的资源，同时保持与最终结果高度相关，便成为导入AI技术的关键。

为因应这样的需求，至达科技推出了MaxPlace RL Reward Platform。这个平台通过快100倍的摆置速度，同时凭藉高相关性的奖励，在实际的量产验证下，克服了机器资源和运算时间的限制。它证实了强化学习产出的布局结果明显优于原始的参考设计流程，有效地优化了芯片的性能，并将实体设计所需的时间从几个月显着缩短到数天。

陈东杰博士以建筑做为比喻，形容至达科技在芯片设计中专注于实体设计前期的规划和布局的角色，犹如建筑师在设计一栋房子时，首先必须规划好房屋的整体结构、浴室、客厅、走廊等布局和动线，然后才进行细节方面的设计。

而好的开始，是成功的一半，透过合适的前期规划，能够大幅减少客户在后期细节设计阶段会遭遇的问题，避免因错误设计而需要多次调整，甚至在不合适的架构上做出妥协。当布局规划得当时，再进一步配合精确的摆放和布线的EDA工具，便可以协助IC设计工程师，在最短的时间内完成芯片设计，也获得较佳的芯片效能。

作为一家以开发创新解决方案为愿景的EDA公司，至达科技持续与合作夥伴密切合作，开发经过验证的AI辅助EDA解决方案，支持工程师克服芯片设计的挑战，以优化芯片设计加速数码创新。同时，至达科技也期待藉由TIE这个国际创新平台的曝光，创造更多与国际大厂的合作机会，并进一步提升台湾在半导体产业的抗性与竞争力。

欲了解更多，欢迎各专业人士于10月12日~14日莅临世贸一馆「2023 创新技术博览会-未来科技馆」，并点此报名参加TIE Award商机媒合会。