创意电子采用台积电先进封装技术完成3纳米 HBM3与GLink-2.5D IP设计定案

创意电子HBM及GLink-2.5D IP重要特色。创意电子

先进特殊应用集成电路（ASIC） 领导厂商创意电子（GUC） 宣布，已顺利设计定案8.6Gbps HBM3控制器和实体层以及GLink 2.3LL的测试芯片，将可运用在人工智能（AI）、高效能运算（HPC）/xPU及网络应用。GLink 2.3LL 晶粒对晶粒界面提供业界一流的规格，包括 5Tbps/mm 晶粒边缘效率（2.5T 全双工流量），功耗仅 0.27pJ/bit，端对端延迟时间更只有 5ns。测试芯片则采用台积电 3 纳米制程，并以台积电 CoWoS-R 技术封装。
 
创意电子已完成台积电7纳米及5纳米的HBM3控制器和实体层IP ，并支持CoWoS-S及CoWoS-R。这些IP 均使用SK海力士以及三星的HBM3存储器进行验证。创意电子的HBM3 IP在随机存取下，带宽使用率可超过 90%。

GLink 2.3LL支持台积电InFO_oS以及CoWoS-S/R，并通过台积电5纳米制程节点的验证。为便于使用 GLink 2.3LL实体界面，创意电子提供可配置参数的AXI、CXS 及 CHI汇流排桥接器。GLink 2.3LL的I/O具备高串音容忍度，因此可使用CoWoS/InFO非遮蔽式布线，有效地将中介层或RDL的信号传输线数目增为两倍。

HBM与GLink 已和 proteanTecs互连监控解决方案整合，不但能就实体层的测试与特性分析提供高可透视性，还可透过可观测其现场效能与可靠性的特性，增进最终产品的效能。此次的 3 纳米设计定案，意味着我们能以 7纳米、5纳米和3纳米供应GLink/HBM IP产品组合，且已获得众多 AI、HPC和网络客户导入其产品。

创意电子总经理戴尚义博士表示：「本公司很荣幸能率先全球采用3纳米制程技术设计定案8.6Gbps HBM3控制器和实体层 IP，以及效率最高的晶粒对晶粒界面GLink 2.3LL。我们现已建立完备的2.5D/3D小芯片IP产品组合，可采用最小达3纳米的先进技术。连同我们在CoWoS、InFO及SoIC设计、封装设计、电气和热模拟、DFT以及生产测试等领域的专业能力，我们绝对有能力为客户提供最先进的解决方案，协助客户缔造更丰硕的产品和业绩。」
 
创意电子技术长Igor Elkanovich则表示：「我们持续致力推出业界一流的晶粒对晶粒界面，以期推动小芯片革新。我们的IP遍及所有台积电的先进制程及3DFabric技术。2.5D与3D封装现在都趋向使用HBM3、GLink-2.5D/UCIe及GLink-3D界面，这会有助日后研发出高度模块化、以小芯片为基础且远大于光罩尺寸的新一代处理器。」进一步了解。