新思科技推出3DIC Compiler平台

新思科技近日推出3DIC Compiler平台，可在单一封装中实现复杂的2.5D与3D多晶粒系统(multi-die system)的设计与整合。提供全面性的整合、高效且易于使用的环境，透过单一解决方案提供架构探索、设计、实作与签核，同时达到信号、功耗与热完整性的最佳化。透过3DIC Compiler，IC设计与封装团队可达到前所未有的多晶粒整合与协同设计(co-design)水准，并实现更快速的收敛。

随着对矽晶可扩展性与新系统架构的需求不断增加，2.5D和3D多晶粒的整合已成为符合系统层级效能、功耗、面积与成本要求的首要条件。越来越多的因素促使系统设计团队利用多晶粒整合来因应人工智能和高效能运算等新型应用，而这些应用也促进封装解决方案将高带宽或低延迟存储器相结合的新型封装架构。如小芯片和堆叠式芯片整合其中。

随着2.5D和3D IC的问世，IC封装的需求条件也越来越类似IC设计的需求条件，例如像是具有数十万个晶粒间互连的类SoC规模(SoC-like scale)。传统的IC封装工具与现有的IC设计工具通常很松散地整合在一起，然而，传统工具的可扩张展性根本上受限于数据模型，且随着近来复杂3D架构设计的要求而不敷使用。此外，由于没有交集的工具加上整合松散的流程，使得3DIC设计时程总是不可预测、漫长且时常无法收敛。

新思科技的3DIC Compiler以IC设计数据模型为基础，透过更现代的3DIC结构实现容量和效能的可扩展性。3DIC Compiler提供了涵盖规划、架构探索、设计、实作、分析与签核的单一环境。另外，还针对所有检视，提供360度3D检视、交叉探测等独特且易于使用的视觉化功能，为IC 封装的可用性树立了新标准。

新思科技设计事业群资深副总裁Charles Matar表示，我们与主要客户以及晶圆代工厂密切合作所开发出的3DIC Compiler，将会带来 3DIC设计的新纪元。提供了一套具备SoC规模(SoC-scale)的完整整合技术，能提供多晶粒整合无可比拟的系统层级整合性因应措施，用以因应当今极其复杂的尖端设计，而这也让客户能在封装设计上进行创新，并为异质系统架构提供解决方案。

安矽思副总裁暨总经理John Lee表示，在多芯片的环境中，单独针对个别晶粒进行功耗与热的分析已经不够，整个系统必须一起分析才行。我们的产品与具备多晶粒设计环境的3DIC Compiler整合后，设计人员更能实现整体系统解决方案的最佳化，以达到信号完整性、功耗完整性和热完整性，同时在签核过程中实现更快的收敛速度。

三星电子(Samsung Electronics)设计平台开发部执行副总裁Jaehong Park表示，透过与新思科技的合作，可以为共同客户提供适用于高端网络和高效能运算应用的先进多晶粒封装解决方案。新思科技的3DIC Compiler整合型平台，颠覆先进多晶粒封装的设计方式，因为它能为2.5D/3D多晶粒解决方案提供整体的设计工作流程。