宜特晶背FIB电路修补能力突破7纳米制程

宜特FIB电路修补技术各阶段里程碑。

随半导体产业朝更先进制程发展之际，宜特电路修补技术(IC Circuit Edit)检测技术再突破。宜特通过先进制程客户肯定，IC芯片背面(Backside；晶背)FIB电路修补技术达7纳米(nm)制程。

针对IC设计业者为何须进行电路修补，宜特表示，由于即使电路模拟软件不断地提升演进，仍难以100%来确保芯片的设计及布局正确性，一旦发现电路瑕疵只能再次进行光罩改版；然而光罩价格不斐，且重新下光罩后，等待修改过后的芯片时间通常超过一个月。因此，多数IC设计业者，会选择进行IC电路修补，只需几个小时内即可完成修改，确保电路设计符合预期，并降低时间及金钱的成本耗损。

随着摩尔定律，半导体制程从1微米(um)、0.5微米(um)、0.13微米(um)不断微缩到纳米(nm)等级，如此先进制程的电路修补，考验FIB实验室的技术发展及应用能力。特别当制程来到16纳米(nm)以下的制程，封装形式多数为覆晶技术(Flip Chip)，因此FIB电路修补就必须从晶背来执行，整体困难度也随之增加。

宜特进一步指出，7纳米(nm)先进制程的晶背电路修补，会有两个挑战。第一个是晶体管密度倍增：每平方毫米密度约是16nm制程的3.5倍，要穿越遍布于底层的晶体管进行修补困难度将大幅度提升；第二个则是薄且小的间隙：7纳米(nm)制程的金属与介电层的间隙、宽度、厚度，多为40纳米(nm)或以下，面对薄且小的制程，如何精准定位目标、清楚识别电路及避免过度曝露金属，更是修改技术能力重要关键。

宜特于1994年成立，从IC芯片的FIB电路修补起家，2011年即提供40/28纳米(nm)先进制程电路修补技术，2015年时完成20/16纳米(nm)芯片正面的电路修补技术，并于2016年挑战完成16纳米(nm)的IC 晶背(Backside)FIB电路修补技术。2018年完成12纳米(nm)修补。

2019年，宜特FIB电路修补技术再突破，成功完成7纳米(nm)制程的Backside电路修改，协助先进制程芯片设计业者在电路验证、侦错、失效分析上更直接、灵活且快速的选择，加速产品上市时间。