Mellanox采用Mentor Tessent解决方案

Mentor Graphics公司宣布Mellanox Technologies已将全新的Mentor Tessent阶层化ATPG解决方案标准化，以管理复杂度及削减其先进的集成电路(IC)设计生成测试矢量所需的成本。高品质的IC测试需要大量的制造测试矢量，Mellanox运用Tessent阶层化ATPG，显着减少了生成这些测试矢量所需的处理时间和系统存储器。

Mellanox Technologies后端工程副总裁Evelyn Landman表示，每一个新设计周期生成测试矢量所需的时间迅速增长，这也就增加相关的测试成本。选用Mentor Graphics的Tessent阶层化ATPG流程可减少当前设计的执行时间。由于此解决方案的可扩展性较高，计划在未来的设计中继续使用该方案。

Tessent阶层化ATPG流程采用分治法，即将整个ATPG任务分解为更小的模块，更加便于管理。此时，将会生成用于顶层互连逻辑的压缩测试矢量。此技术可使需要大量运算的DFT步骤免于成为流片过程中的瓶颈，并且加强测试流程的可预测性。

相比在所有模块和顶层互连逻辑在芯片级运行ATPG，阶层化ATPG方案可显着减少执行时间和存储器占用。一般而言，执行时间可缩减5~10倍，而存储器占用节省比例甚至更高。由于所有内核使用扫描通道方式的效率得到提升，阶层化ATPG通常可使测试矢量数量减少2倍，测试时间也相应得以减少。

Mentor Graphics的Tessent DFT和ATPG产品的产品行销总监Stephen Pateras表示，很多客户都在使用阶层化设计法管理设计规模和复杂度。大多数客户都已清楚他们的测试生成流程必须与此阶层化方案相契合，全新的阶层化ATPG解决方案不仅可扩展100M以上的门级设计，而且可使DFT和ATPG能更容易地分配于不同的设计小组并在设计周期中更早运行，从而加速进度。