新思设计平台获台积电5纳米制程认证

新思科技宣布其设计平台(Design Platform)获台积电5纳米制程技术最新版的先期设计(early design starts)认证。藉由与台积电先期的密切合作，新思科技IC Compiler II布局绕线解决方案运用新的布局与合法化(legalization)技术，能将绕线度(routability)与整体设计运用(design utilization)一同达到最佳化。而透过大量的设计技术协同优化(co-optimization)作业，在IC Compiler II的实作中能达成对高密实单元库(highly compact cell library)的支持，并透过PrimeTime签核(signoff)及StarRC萃取(extraction)技术达成有效的ECO收敛。

针对台积电5纳米极紫外光微影(extreme ultraviolet lithography；EUV)制程，在部署非缺省规则(non-default rule)处理与层级优化(layer optimization)的过程中，新的寄生优化(parasitic optimization)机会也会大幅提高，因而产生高度收敛的RTL至GDSII实作解决方案。

新思科技的PrimeTime时序分析及签核解决方案的先进技术，已延伸至整个数码实作平台，有助于实现针对台积电5纳米制程节点的差异化设计。为了实现能源效率，制程微缩(process scaling)以及采取低电压是常见的运作方式，但非线性变化会因此增加，而藉由强化PrimeTime的参数芯片内变异(parametric on-chip variation；POCV)分析，能更准确地撷取增加的非线性变化。

台积电5纳米的认证也包含了支持DRC、LVS及金属填充(metal fill)的IC Validator实体签核(physical signoff)。台积电发布设计规则的同时，程序执行档也跟着释出。台积电与新思科技的深度技术合作关系，有助于实现新的多网格填充强化(poly mesh fill enhancement)、LVS双重层级萃取(dual-hierarchy extraction)等先进制程的功能。

为了加速定制化与类比／混合信号(analog/mixed-signal；AMS)设计，新思科技的HSPICE模拟以及CustomSim与FineSim FastSPICE模拟器经过强化处理，以支持台积电5纳米FinFET制程。结合了CustomSim先进的IR/EM可靠度分析能力，加速AMS验证，有助于实现具强大功能的AMS设计。

台积电设计基础架构行销事业部资深协理Suk Lee表示，与新思科技针对5纳米制程技术进行合作，让客户能以低电压进行产品设计，同时维持高效能。为了协助客户利用5纳米制程技术实现目标PPA，台积电与新思科技已就广泛的设计类型进行合作，将设计效能推向极致。

新思科技设计事业群行销暨业务开发副总裁Michael Jackson说道，有监于5纳米制程技术的规则复杂和技术先进，必须进一步提前与台积电的合作周期。此外，也必须提早和5纳米技术的先期采用客户接触。新的制程节点正快速地受到市场瞩目，双方合作关系将确保设计公司在利用新制程节点设计产品时更具信心，同时实现最大的投资报酬率。