WDC完成开发第二代4-bits-per-cell 3D NAND架构

Western Digital宣布成功开发出第二代4-bits-per-cell 3D NAND架构。

Western Digital公司宣布已成功开发出第二代4-bits-per-cell 3D NAND架构。透过专为Western Digital 96层BiCS4产品导入的QLC技术，已成功开发出储存容量高的单颗粒3D NAND，其单一储存容量可提升至1.33 Tb(Terabits)。BiCS4是Western Digital与合作夥伴东芝存储器(Toshiba Memory Corporation)于日本四日市合资设立之快闪存储器制造厂区研发，目前已开始送样，预计2018年量产出货，并于旗下SanDisk品牌之消费性产品率先使用。Western Digital希望BiCS4应用能扩展至各种领域，由零售至企业级SSD市场。

Western Digital矽芯片技术与制造部门(Silicon Technology and Manufacturing)执行副总裁Siva Sivaram博士表示，藉由Western Digital在矽芯片处理、装置工程和系统整合等方面的能力，QLC技术能提供16个不同单元阈值电压来进行数据读取和储存。此次BiCS4 QLC是Western Digital以前一代，应用在64层BiCS3的QLC架构基础上，优化而成的第二代4-bits-per-cell产品。

具备NAND产品中最佳内在成本结构之余，更凸显Western Digital在快闪存储器创新技术开发的实力，能为客户的数据进一步在零售、移动、嵌入式、客户端及企业级等应用环境下持续发展。Western Digital预期此4-bits-per-cell技术将在上述所有应用中成为主流。