铜混合键合的发展与应用（二）：商业化应用

混合键合的最大特色是芯片对外连接金属垫（metal pad）的尺度是「半导体制程级」的。相较于之前用于中介板的微凸块（microbump）间距40um，混合键合的键合间距可以小达1~2um，限制尺寸的原因主要来自于对齐的精确程度，还有进一步改善的空间。

这样的键合间距代表每平方厘米芯片面积可以承担百万个连结，这比任何既存的封装方式都有几个数量级的提升。

连线键合数目愈多意味着2个芯片之间容许更高带宽的沟通，有利于平行运算，也容许较高电流。功能模块之间的连线也较寻常方式为短，所以速度快、噪音低、功耗也较小。另外混合键合本来就是异质整合、3D堆叠先进封装中的一种方法，所以二者的优点也自然都有。

商业应用混合键合的半导体产品，首先是 Sony的CIS。CIS有几个组成部分：像素阵列（pixel array）、类比数码转换器（Analog-to-Digital Converter；ADC）、影像信号处理器（Image Signal Processor；ISP）。像素阵列基本上是1层多晶矽（polysilicon）与5层金属的制程；ADC与ISP则是1层多晶矽与10层金属的制程，二者的制程差距甚远，符合「异质」特徵，应该分别制造。二者的3D芯片堆叠还能缩小镜头尺寸，所以Sony早在2016年就将分别制造的像素阵列晶圆与ADC+ISP晶圆混合键合，替代原来在同一芯片的设计制造。

由于混合键合大幅增加金属连线密度，使得ADC可以平行处理像素，大幅提升画面处理的能力，譬如全域快门（global shutter）、影片的每秒帧数（frame per second）等。目前的设计趋势是向每个像素都有独立的ADC方向迈进。

进一步的工作是将DRAM也加入CIS的3D堆叠，做为像素处理的缓冲存储器（buffer memory）。Sony和三星电子（Samsung Electronics）都有此设计，只是DRAM堆叠位置不一。影像在车辆的应用，譬如用来侦测前方物件距离的时差测距（Time of Flight；ToF）的单光子雪崩探测器（Single Photon Avalanche Detector；SPAD）；或在工业的应用，譬如机器视觉（machine vision），都可能需要再加入能执行边缘计算（edge computing）芯片。CIS启动混合键合的商业应用，历史较长，较长远的应用规划也渐入视野。

另外一个也进入商业量产的应用是3D NAND。平面NAND的存储器细胞阵列（memory cell array）与其他逻辑线路-包括微控制器（microcontroller）、位址寄存器（address register）等，是放在同一芯片上的。

3D NAND 的存储器细胞阵列持续往3D方向堆叠，但是逻辑线路上方却空无一物，严重浪费珍贵的芯片房地产（real estate）。

所以长江储存首先以XtackingTM技术将逻辑线路部分以混合金键合方式置于存储器细胞阵列之下，大幅提高芯片房地产使用效率。其他公司后来也采取类似方法。不过在此例中，金属垫的密度不需要特别的高。