DForum
order

小芯片技术的实施与展望

  • 林育中

小芯片是在尺寸微缩的传统路径之外,能够提出另类持续增加半导体芯片经济价值的方法。Intel

小芯片(chiplet)是异构集成技术中的重要手段之一,透过封装的手段,将可能来自于不同制程、不同材料的个别芯片设计置于中介层基板(interposer substrate)之上,希望在尺寸微缩的传统路径之外,能够提出另类持续增加半导体芯片经济价值的方法。

这个技术首先在美国国防先进研究计划署(DARPA)的会议中正式搬上台面,后续的发展极为快速,几个大公司如英特尔(Intel)、超微(AMD)、赛灵思(Xilinx)等已实现了初步发展技术于其现今产品之上。但是这些公司的产品小芯片之间的通讯协议乃至于材料与封装方法都是封闭式的,设计只针对该公司的产品。要发挥小芯片的完整威力,让整个半导体产业都能如以前制程微缩效益的雨露均沾,产业需要一个开放的技术标准以及共同操作平台。

小芯片第一个技术挑战是各芯片之间的通讯接口标凖。小芯片要比较的对象是单一的芯片,譬如ASIC。过去芯片之间的通讯速度比单一芯片内的通讯速度差了3、4个数量级,但是现在有许多接口的标准在带宽、功耗、接口面积、联机密度、成本等方面之中各自有几个特别的优势。又由于针对小芯片的特定应用,透过小芯片技术的产品不必将所有小芯片都移往先进制程、不必集成成单一芯片因而良率较髙、有些IP及小芯片可以重覆使用因而研发经费较省、开发时程短,总体的经济效益较高。

列入考虑的界面有传统的serdes(串行器/解串器)、XSR(eXtremely Short Range) serdes、USR(Ultra-Short Range) serdes,以上都是序列串行的接口,共同的优点是接口、联机少,在个别芯片的接口面积以及中介层面积都小,联机密度也较低。特别是XSR和USR这两种发展中新接口,都是针对芯片对芯片通讯设计的接口,频寛和能耗表现较佳。

另外考虑的接口有束线(BoW;Bunch of Wires)、先进接口汇流排(AIB;Advanced Interface Bus)、髙带宽存储器(HBM;High Bandwidth Memory)等,这些基本上这些都是平行接口。HBM已在业界存在一段时间,束线与先进接口汇流排都是使用类似DDR DRAM的时钟驱动(clock-forwarding)资料平行传输,也都是芯片对芯片的传输接口。这些接口的I/O和联机多,对中介层的效能有相当的要求。

由于接口追求的特殊效能不同,对中介层的材料和效能要求也不同。目前中介层的材料常用的有三种:矽、有机(基本上是环氧基树脂和填料)和玻璃核(glass core)。

对于接口、联机密度大的接口需要矽的半导体设备处理,虽然带宽效能表现较好,但是成本高,设计、制作也比较复杂。束线是目前功率较低、密度较高的解决方案,但是在带宽每毫米超过400Gb/s,也得转向矽中介板。

有机中介层目前的密度有显著的增加,凸块(bump)密度有机会达到40~80μm,导线密度在5μm,慢慢逼近矽中介层的效能。

玻璃核中介质的效能介于两者之间,是性价比较高的选择。特别是玻璃核的通孔(TSG;Through Glass Via)孔径较小、间距较近,可以利用来与重分布层连接。

至于封装方式产业最熟悉的、成本较低的是多芯片模块(MCM;Multi-Chip Module)。一个开放的小芯片标准比较亲民的选择可能是可以弹性选择的通讯接口-虽然稍微偏好传统的serdes、有机中介层以及多芯片模块封装。

小芯片技术方向虽然正式出台才几年,但是影响力已经扩散到半导体外的科技领域,譬如量子计算的量子位元。以目前的量子技术很难想象有单一的结构可以容纳巨量的量子位元,比较可行的方式就是用数量较少的量子位元模块来集成成一个完整的量子计算单元,每个模块就是一个chiplet。

联机呢?量子计算是存储器计算,模块之间并没有大量信息交换,需要的是各模块上量子位元与其它模块上的量子位元之间产生纠缠,这工作目前的想法最合适的方法是用光子在模块之间造成纠缠,因此中介层需要的性质是能够在低温环境下低杂讯的传送光子。

尽管量子位元最好材质为何的竞争仍在持续之中,但是小芯片的概念已悄然渗入,一个好的工程概念就是这样发挥影响力的!

现为DIGITIMES顾问,1988年获物理学博士学位,任教于中央大学,后转往科技产业发展。曾任茂德科技董事及副总、普天茂德科技总经理、康帝科技总经理等职位。曾于 Taiwan Semicon 任咨询委员,主持黄光论坛。2001~2002 获选为台湾半导体产业协会监事、监事长。现在于台大物理系访问研究,主要研究领域为自旋电子学相关物质及机制的基础研究。