如同十多年前的日本安倍经济学的三支箭，以拯救日本长期的通缩、振兴经济，提升日本的竞争力。在1980~90年代，曾是世界第一的日本半导体产业，经历失落的30年，最近不约而同地射出了三支箭，希望能一举扭转目前的颓势。东京大学的黑田忠广教授，甚至称之为「热水中被煮着的青蛙，突然间跳了起来。」是哪三支箭要来振兴日本的半导体产业？第一支箭就是日积电（JASM），台积电的熊本厂；第二支箭是日本政府主导，结合几家日本重要企业，在北海道设立的Rapidus，直接切入2纳米的制程；第三支箭就是台积电在日本筑波，设立的3DIC先进封装的实验室，与东京大学及日本材料及设备厂商合作。这三支箭都需要仰赖外国的技术及资源，日本舆论将此比拟为，在19世纪幕府时代的「黑船事件」。黑船事件开启日本与西方世界的交流，明治维新接着发生，一举让日本进入世界强国之林。这三支箭分别都有其目的，而合起来就成为日本半导体的复兴大业。首先，日本长期以来未持续投资在半导体先进制程，因此制程技术停留在40纳米。日积电的任务就是要填补28～16纳米的空缺，并且配合到日本产业所需的车用IC及影像显示IC。第二支箭就有很大的争议了。在没有任何先进制程的学习曲线支撑下，直接切入2纳米，现阶段三星电子（Samsung Electronics）及英特尔（Intel）都做不到，这岂不是痴人说梦？虽然有美国IBM及欧洲Imec的技术转移，包括EUV技术，但是研究机构的技术，相对于要实现高整合度的IC，仍有一段相当的距离。日本是如何盘算第二支箭？原来由16到3纳米，使用的是鱼鳍式晶体管（FinFET），到了2纳米晶体管就须改为GAA（gate all around）或称为nano-sheet。与其由16纳米切入，需要建立FinFET的学习曲线，在后头苦苦追赶，倒不如孤注一掷，直接进入下一个时代的晶体管。虽然离台积电仍有段距离，但是不会输三星及英特尔太远。这只箭是大胆的，但不失为好的策略。第三支箭就含有长期的战略意义了。3DIC不只是先进制程需要，成熟制程所制作的IC也是需要的。如果说摩尔定律是半导体元件尺度的微缩，那3DIC就是电子系统尺度的微缩了。这平台提供将各式小芯片（chiplet）密集的堆叠，造就系统特性上的提升。日本优异的半导体材料及设备供应产业，更是强化3DIC技术的重要基石。当日本在80年代末期，自诩在许多产业上创下全球第一，尤其是石原慎太郎及Sony创始人盛田昭夫合着的《可以说NO的日本》，彻底地激怒美国，开始对日本输美的半导体设限，并扶植韩国。那个时期个人正在美国当研究生，有回遇到来自日本的半导体教授。当他知道我来自于台湾时，趾高气昂地问我，「你知不知道日本统治台湾多少年？」。相似的场景在2000年后，我参与一个半导体国际会议的筹办，当与会的委员都希望日本能多贡献投稿的论文。日本的代表面有难色地说「我们已经不是世界第一了，甚至连亚洲第一都说不上」。日本并没有像美国，大剌剌地要台积电将最先进的制程搬到美国，而是反求诸己，邀请台积电的成熟制程来日本设厂，而先进的制程想办法自己解决。充分地表现出东方文明克己复礼的美德，另一方面也维持住日本民族的自尊心。我个人对于日本文化中的职人精神，是打从心底的佩服。有回在日本参加光电半导体研讨会，当时在报告单波长的半导体雷射研究，用于长距离的光纤通讯。要实现单波长，需要在雷射底部制作一精密的长条形光栅结构，以选择所需要的雷射波长，当时这是个相当挑战的工作。日本的研究人员不是只做1条，而是连续做3条，在一个元件上产生3个不同波长的单波长半导体雷射。我在台下看得目瞪口呆，久久无法平复。1960年代末期日本经由美国的授权，已逐渐在半导体产业站稳脚步，当时的美国Richard Nixon曾警告过，「日本是个有文化的民族，绝对不会满足于只销售晶体管」。这三支箭涵盖成熟制程、先进制程及先进封装，若能支支中的则复兴大业可期。我相信第一支及第三支是会命中目标，第二支箭的难度较高。但是在日本既有文化底蕴的加持下，第二支箭命中的机率还是有的。

好笑的是这条中央社发的消息持续被其他媒体引用，引发后续讨论。我以为台湾是半导体之域，媒体至少有起码的半导体ABC知识。别闹了，8nm！这个信息内容内容有不一致的地方，氟化氩（ArF）雷射的波长是193nm，氟化氪（KrF）雷射的波长才是248nm。从另外2个数据来看，248nm几个字比较有可能是误植。用氟化氩雷射当光源，乾式（dry）曝光机一般的分辨率（resolution）在80~90nm左右，浸润式（immersion）曝光机一般的分辨率在38~40nm左右。公布的数值在两者之间，我猜是乾式的曝光机再加上已知的可以改善光学系统的诸种手段。这里讲的分辨率，一般是指单次曝光（single exposure）所能达到的最小尺度。数据中的另一组「套刻精度小于8nm」则是引起此次无妄之议的罪魁祸首。两岸译名有所不同，曝光机在国内叫光刻机，而套刻精度在英文中是overlay accuracy ，指的是上下2层光罩层对准（align）可能产生的最大误差，这与能用此曝光机能做出何种技术节点的能力完全不是一回事，但是套刻精度只有8nm的曝光机，肯定做不到8nm的制程也是铁铮铮的事实。上述的信息对我来说，只是国内的曝光机能力已进入以准分子雷射（excimer laser）为光源的第一代曝光机，如果其表现真如其规格所述，这算是改良过的第一代DUV曝光机。再进一步发展是浸润式氟化氩曝光机（ArF immersion lithography）。虽然水的折射率1.333理论上可以提升机器设备的许多规格，但是由于运作机制存有主要变化，发展所需时间可能较长。更进一步是极紫外光曝光机（EUV lithography），这个有些难。毕竟现在ASML的极紫外光曝光机是DARPA于90年代就开始研发的。即使以现在的技术和后发者的知识可以缩短开发时程，但是EUV的光源产生和光学系统与DUV完全不同，多费些手脚也是理所当然。所以中微半导体董事长尹志尧说，国内的机器设备与客户群处在技术领先位置的国外厂商相比，还差了两、三代是确评。至于晶圆制造厂的制程能力呢？分辨率只是曝光机台本身的能力，制程中还有其他众多手段可以改进在晶圆上最终图案化（patterning）的能力，其中最为人知的手段是多重曝光（multiple exposure）如曝光蚀刻曝光蚀刻（Litho-Etch Litho-Etch；LELE）、间隔物辅助双图案化（Spacer-Assisted Double Patterning；SADP）、光刻冷冻曝光蚀刻（Litho-Freeze Litho-Etch；LFLE）等方法；也有行之有年光学邻近校正（Optical Proximity Correction；OPC）等方法。例如氟化氩浸润式曝光机的单次曝光分辨率在38~40nm左右，经过上述方法的处理晶圆上的最小尺寸可以精确到10~12nm。国内早已进口氟化氩浸润式曝光机，台积电可以用以制造7nm制程，国内当然也可以，良率高低和时间早晚而已。至于更先进的制程节点也并非全无可能，也是良率、成本和产能的问题。所以国内半导体制程的能力问题，根植于其先进制程设备的自制率，其弱势是在曝光机、离子植入机（ion implanter）和电子束检测系统（e-beam testing system），其中曝光机的自制能力自然最受瞩目。如何跨越外在设下的限制？除了沿外界已经发生过的EUV研发路径之外，纳米压印（nanoimprint）可能是一个途径。纳米压印已经应用于3D NAND的量产，机台的分辨率在5nm左右，只是它的晶圆产量（wafer throughput）不高。但是它的机台单价较低，目前解决方式就是以机台数量来弥补产能。在DRAM与逻辑的应用上，纳米压印在良率还有所不足，得改善如颗粒等问题。纳米压印机国内已有了，问题也是要花多长时间才追得上世界技术前沿？ 

2001年安隆（Enron）事件发生时，我正在伦敦结束我募资路演（fundraising roadshow）的定价（pricing），听到这消息有如平地惊雷，还存了一丝侥幸。侥幸的是幸好订价已经完成，募资到手，但绝称不上圆满，因为想在长久的资本市场中运作，得要让投资的人留有合理的获利余裕。定价如果定在最高点，募资方占了便宜，但也肯定会烫了投资人的手，恐怕以后就别想再进出资本市场了。 安隆事件后股市下跌，刚买海外存托凭证（Global Depositary Receipt；GDR）的客户怕是要抱怨了。 回来之后，立即在DIGITIMES专栏为文表达关切。事情也正如预期的有立即冲击，而且余波荡漾，之后2年内因为安隆事件的影响股市大跌2、3次。当时五大会计师事务所的龙头安达信（Arthur & Anderson）集团自此烟消云散，五大变成四大。  9月13日全球四大会计事务所之一的普华永道（Price Waterhouse Cooper；PwC）因卷入恒大集团财务数据造假风暴，遭国内大陆财政部和证监会合计重罚人民币4.41亿元；国内财政部并给予以普华永道警告、暂停经营业务6个月、撤销普华永道广州分所的行政处罚。  普华永道现在于全球四大会计师事务所中，全球市占率是第二位，约32%，在国内市场中却是龙头，其国内的营业额占全世界营业额在大致在5~10%，因年份而异。在国内市场因所受处分因而遭受的直接财务损失也许在普华永道可以承受的范围内，但是报导中也提及受普华永道未如实揭露恒大财务状况而受影响的机构或个人可能发起集体讼诉，这个可能的风险就无法估算了。  恒大与安隆在其尖峰时期的市值其实相若，都是数百亿美元的公司。但是恒大的负债超过2万亿人民币，是全世界负债金额较大的公司之一，其坍塌所外溢的影响对于整体经济的打击要大得多。  遭遇到这类的事件，后续的各方反应也很典型。首先，出事事务所集团的法遵（compliance）部门会就此一事件本身调查。对于相邻地域、类似产业等有较高风险的客户也会彻底盘查，先期排雷。  至于政府的监管部门，除了对出事的公司及会计师事务所调查惩处外，接下来的大致是透过立法手段，对于会计及审计规则施加更严格的规定—这些亡羊补牢的措施需要时间来研究、修订。实施之后因为可使用财务操作空间受到限缩，有些公司会承受不住，继续爆雷。这也解释为什麽安隆事件发生后还余波荡漾不断。  那麽一个房产公司的坍蹋与电子或半导体产业有什麽关系？产业市场各异，的确关系不太，但是底层的金融财务是相通的。财务金融的稳定性在于公正第三方的审计签证所产生的信赖。一旦信赖丧失了，金融市场就得动荡一阵子。在那次募资之后，我们的会计师事务所恰好原先属于安普达集团。安普达的解体、重新整并也着实让我们兵荒马乱了一阵子。  至于此次的恒大事件会怎样影响金融世界？只能期待国内股市与其他股市的连动没有那麽强烈，风浪小些。至于普华永道的变动以及它怎麽影响其他产业的厂商？再看看吧！  

中风是全球导致死亡和致残的主要原因之一，其中由运动障碍引起的功能性残疾是中风后常见的问题。约60%的中风患者在中风后失去行走能力，20%的患者在1年后仍无法独立行走。恢复行走能力在中风康复中至关重要，直接影响患者的生活品质。传统的物理治疗和职能治疗计划，历来支持中风后的神经和功能恢复，但结果往往难以预测。为改进康复策略，机器人辅助步态训练（Robot-assisted gait training；RAGT）这种创新方法应运而生，专注于改善行走能力。RAGT透过重复特定任务，促进运动学习和功能改进。这项技术使患者能够参与高强度的训练，例如在10分钟内完成300步，减少依赖物理治疗师。结合物联网技术，RAGT进一步强化中风后的神经和功能恢复。RAGT有2种方法：末端效应器法和外骨骼法。在末端效应器法中，患者的脚放在足板上，模拟步态的站立和摆动阶段；在外骨骼法中，外骨骼装置透过驱动装置，在摆动阶段弯曲髋部和膝盖，并配合跑步机模拟站立阶段。综合研究深入探讨这些方法的临床、技术和监管层面的应用，为临床医生提供了有关机器人康复潜在恢复机制的宝贵见解。被动训练模式和重力补偿功能为处于急性或亚急性阶段的中风患者提供早期康复，使他们能够专注于运动控制。透过病历查阅，收集参与者特徵、中风细节和合并症信息，同时透过脑部CT或MRI提供病变位置和中风类型的信息。为评估治疗前日常生活活动（ADLs）的独立性，须对病人进行多项评估，包括Berg平衡量表（BBS）、Brunnstrom阶段、匹兹堡睡眠品质指数、Fugl-Meyer下肢功能评估（FMA-LE）和总分（FMA-total）。在慢性中风患者的研究中，常使用POMA的移动性能评估来衡量平衡和步态，并使用BBS来测量姿势控制和平衡。这些参数在评估和定制康复干预计划以达到最佳结果。下肢运动功能主要涉及平衡和步态，这些元素是相互关联的，在中风后经常下降。BBS以其在衡量平衡功能中的高信度和重测信度而着称，特别适用于中风幸存者的评估。步态分析是下肢运动功能的重要评估工具，推荐用于评估和增强中风后的行走能力。结合BBS和步态分析可全面评估平衡和步态，作为衡量康复干预效果的重要参数。这一综合方法提供了对患者在恢复移动能力和执行日常任务进展的全面理解。利用物联网技术，我们在国内医药大学开发出一套系统MRGtalk，这是一款针对中风及神经障碍引起的下肢康复的应用辅助前端系统，提升老年人的肢体活动和身体健康。MRGtalk使用普适计算（Pervasive Computing）进行下肢康复，强调肌肉力量的改善和行走能力的增强，包含：1. 增强感官反馈的三点支撑设计促进全负重的站立踏步训练；2.根据个人能力，可通过具有网页浏览器的固定或移动设备远程调整训练参数（步长、频率、轨迹和持续时间）；3.多患者独立训练模式优化时间和精力的使用。作为应用辅助前端，MRGtalk输出关键的训练参数。临床实验显示，其在改善中风患者的下肢肌肉功能、平衡和行走能力方面具有良好效果。MRGtalk简化RAGT过程，减少了治疗师提供手动辅助的需求，是资通讯技术运用于复健的一个典范。

两周前SEMICON Taiwan在台北举行，这个年度盛会聚集全球各地重要的半导体厂商及菁英，共同探讨半导体未来的新技术及产业趋势，这其中最吸睛是对于未来两个「万亿」（trillion）的预测。第一个万亿是大家比较耳熟能详的，半导体的市场规模，会由现在的6,000多亿美元，成长到2030年的破万亿美元。台湾2023年的GDP是7,551亿美元。第二个会破万亿的是单一封装芯片的晶体管数目会超越1万亿，目前的纪录是NVIDIA Blackwell架构GPU内涵1,040亿个晶体管，使用台积电4纳米的制程。所以要破万亿，还需要10倍的成长。在1980年代，我们所探讨单一芯片晶体管的数目是百万级（million），而2000年初来到10亿级（billion），又过了20年现在是万亿级（trillion）。10倍的成长在半导体界是司空见惯不足为奇，但是以10倍速度的成长且经历过50年，几乎所有可能的方法及创新的技术都用到了极限，所以万亿级晶体管的最后一里路将会是备极艰辛。位于比利时的Imec成立40年，是全球半导体相关先进技术最重要的研究机构，举凡FinFET、EUV、nano-sheet FET等，都是其领先提出并且实现。由于其中立的立场，以及拥有先进设备及优越的人才，吸引全球大厂进驻与其合作，因此被称为是半导体界的瑞士，所以由Imec来说明万亿级晶体管的实现是最恰当不过的。Imec在会场自家举办的论坛中提出CMOS 2.0的概念，也就是实现万亿级晶体管所需的创新思维及技术。这除了要持续微缩晶体管的尺寸，也就是more Moore；另外还需要先进的封装技术来配合，这就是more than Moore了。台积电已经量产3纳米制程，即将进入的2纳米，晶体管的架构会由FinFET进入到GAA（gate all around）也就是nano-sheet晶体管。但是要持续进入到1纳米以下，CMOS晶体管的架构要做结构性改变。我们都知道CMOS（complementary MOS）是由nMOS及pMOS组合而成，由最原始的平面式（planar） CMOS到FinFET以至于GAA，2个nMOS及pMOS一直都是并排在同一平面。但是到了1纳米以下，为了更进一步的微缩，nMOS及pMOS必须要上下堆叠而非并排。也因为是上下堆叠可视为是一个晶体管，所以被称为是CFET。可以用堆叠方法做出1个CFET，同样的方法就可以做出2个以上CFET的堆叠，这样万亿级晶体管的晶圆不就可以实现了?其实不然，这还要许多尖端工艺来配合。要做到1纳米等级的曝光显影，需要使用高数值孔径（NA=0.55）的EUV，此EUV造价不斐需要3亿美元。另外，上万亿个晶体管的耗电会轻易地超过1,000瓦，为了节省电力的消耗，研究人员提出晶圆背面供电的方法。现行的晶圆不论信号或者电源都是由晶圆上方所提供，所以电力需要经过十几层的金属往下，才会到达最下方需要电力来运作的晶体管。这就如同提了一桶水，走山路到到山顶去浇水，山路是愈走愈窄，好不容易到了山顶，可能只剩下半桶的水。直接由晶圆背面供电，是个立竿见影节省电力消耗的良方。台积电在A16制程（1.6纳米）将开始使用此背面供电技术，但是该如何实现？这需要晶圆键结技术（wafer to wafer bonding），包括bumpless技术。也就是将提供背面供电的电路制作在另一片晶圆上，然后与磨薄后主芯片的背面对准并键结，使两片晶圆结合为一体，这个程序需要在真空下加温及加机械力，而晶圆间的键结是依赖凡德瓦尔力（van der Waals force）来完成。这个技术在30多年前，我在美国当研究生时就已经发展，当时隔壁实验室正从事MEMS的研究，需要制作一个微小的空腔，因此手工组装一套半导体晶圆键结设备。没想到当初这套技术，如今成为实现万亿级晶体管的利器。既使有了更省电的CFET及晶圆背面供电技术，然而上万亿个晶体管仍旧会产生相当的热，需要从有限的面积内带走。Imec研究人员制作液态冷却的微流道，将冷液体引入到晶圆表面的热点，而将热带走的热液体，由不同的流道引出，并在外部做热交换。此微流道相当的复杂，需要将冷热液体分流，这很难用传统的机械加工来完成，而3D打印技术克服这个困难。半导体的晶圆技术总是不断地，在面对问题及解决问题的循环中匍匐前进。过往多依赖晶体管结构及晶圆制作技术来完成，现今先进封装甚至散热技术会扮演愈来愈重要的角色。此次SEMICON Taiwan所揭櫫的两个万亿的目标，我们相信是会达成的。

矽基光子整合线路概念肇始于1985年，在1991、1992年时于SOI（Silicon-On-Insulator）晶圆上，展示低光子损失的波导。90年代初期的先进制程大致落在0.6~0.8微米之间，这还是6寸厂的年代。这个临界尺度比现在大部分的光子元件都大，那时若有比较成熟的光子元件与PIC（光子整合线路），和电子元件与EIC（电子整合线路）的整合是有说服力的，因为做出的光子元件尺寸与电子元件尺寸不会相差过大。  但是现在矽光子才开始要启动量产阶段。现在矽光子所要开启的时代叫大尺度整合（LSI；Large-Scale Integration），其定义是一个芯片上的光子元件数目在500~10,000个之间。下一个阶段的超大规模尺度整合（VLSI；Very Large-Scale Integration），亦即光子元件数目大于10,000个的整合芯片。熟悉电子集成电路的读者看到这个数目想必会哑然失笑，现在较先进的半导体产品其门数（gate count）动辄上千亿乃至于万亿以上， LSI上光子元件数目真的见小了。  芯片上光子元件的数目如此受限，其症结在于光子元件的尺度取决于矽的透明波长及折射率，结果就在毫米尺度范围。以任何PIC一定会用得着的波导来看，最小的波导寛220~500纳米、高220~300纳米之间，长度则从微米到毫米。其它的光子元件，如MHI、传感器的面积从几百微米平方至几毫米平方不等，其他的调制器也都在这个数量级。  除了光子元件本身所占的空间之外，光子元件之间为避免互相干扰必须留有的间距，其实比光子元件本身更大。所以光子元件未来面临的第一个挑战就是利用PIC设计、材料与结构创新以缩小光子元件的尺寸。  一个芯片上容许的光子元件太少很难执行复杂的功能，幸好目前的LSI大致可以满足当下迫切需要的短、中距通讯应用需求。  第二个问题仍然是尺度的问题。PIC与EIC二者尺寸之间相差几个阶秩，这就造成单芯片整合（monolithic integration）中PIC与EIC难以匹配的问题。  举例来说，格罗方德（GlobalFoundries；GF）矽光子代工平台使用12寸45纳米SOI晶圆。对于EIC来讲，45纳米也许是适合的制程平台，但是SOI晶圆的价格比常规的12寸晶圆价格是倍数的昂贵；对于PIC而言，用12寸45纳米制程是大材小用，单只是PIC的话，8寸的制程足矣。何况对于目前的目标应用AI服务器上的短、中距离通讯，高速、宽频、低功耗的需求是显而易见的，满足这些需求可能需要至少22纳米才能制造的FinFET。EIC与PIC的兼容性益发紧张。  幸好先进封装也同时在此时兴盛，这使得矽光子元件的整合变得有弹性，选项包括2.5D封装、3D封装、异质整合（heterogeneous integration）等。  以目前即将进入量产的大型平行光学元件（LPO；Large Parallel Optics）以及联合封装光学元件（CPO；Co-Packaged Optics）为例，二者都是以2.5D先进封装的方式来整合EIC及PIC，以达到低延迟（latency）、低功耗以及其他的优点。  另一个问题是生态发展。矽光子元件整个产业链生态面临的问题之一，是来自于光子元件的多样化。  电子的EIC主要构成分子就是晶体管。虽然晶体管实际上还是有不同的种类、具有不同的特性，譬如逻辑线路的晶体管比较注重快速开关（switch）以提高运算效能；而DRAM线路的晶体管比较留意漏电流（leakage current），以延长信息保留时间（retention time）。但是即使晶体管的特性是有些不同，晶体管做为积体线路架构的基本单元是毋庸置疑的。  但是PIC的状况完全不同，尤其是负责编码光子信息的调制器，种类繁多。又由于现在一个芯片上光子元件数目还在可控范围之内，PIC设计工程师比较有机会去选择元件并调整其参数藉以优化整体PIC的效能，也就是设计工程师看起来更像元件工程师（device engineer）。这使得芯片上调制器看起来五花八门，也在未来代工平台的制程标准化平添一些小障碍。  另外的问题还有做为PIC代工产业的辅助生态架构问题，包括EDA、IP、PDK（Process Design Kit）、整合元件测试等问题。这些问题在矽光子代工过去做的比较久的GF着墨比较多，对于即将进入量产的其他公司应该也不会造成太大的障碍，毕竟这些都是在以前EIC代工业务发展过程都经历过的。 AI兴起之后，预计芯片与芯片之间、服务器与服务器之间的短、中距通讯会变成主要的通讯型态，甚至超过数据中心与终端用户之间的通讯量。由此强大需求来驱动矽光子技术的发展以及生产体制的成熟、完善是产业界的优先之事。

光子若要能被当成信息的载子，就至少要具备可被程序化、传递和传感的功能。光元件大致可分为4个范畴：光源、波导、调制器和光子传感器（PD；Photonic detector）。 光源是异于电子线路的特殊存在。在电子线路中，电子是矽材中原来就富含的物质。只需要施加电压予以控制，就可以程序化以携带信息，传感电子以提取信息也是容易的事。但是矽在正常的状态中并不存在光子，光子要人为制造出来—从外头接入光源，或是在矽芯片上制造光源。 由外头引入高功率、高效能的光源，常用的有譬如磷化铟（InP）和砷化镓（GaAs）雷射。如果要谈整合入矽光子系统，磷化铟的1,310纳米和1,550纳米波长基本上是比较合适的选择。砷化镓的850纳米波长在矽中会被吸收，如果要整合入矽光子的PIC中，需要用氮化矽（SiN）当波导。这会增加制程的复杂性，当然也会增加光子元件的尺寸和成本。 可以整合入矽光子制程，或者以异质整合方式进入的光源还有雷射二极管（laser diode）、发光二极管（Light-Emitting Diode；LED）、整合III-V雷射（integrated III-V laser）、量子点雷射（quantum dot laser）等，这些对于不同的应用各有优缺点。 波导是被动元件一种，意即它不用外来的能量、只靠物质本身的材料特性或元件结构就能执行导引（guiding）、分离（splitting）、组合（combing）、耦合（coupling）、过滤（filtering）、复用／解复用（demultiplexing/demultiplexing）、延迟（delay）等功能，所以波导器上也多有加上能执行以上功能的光元件，譬如加上耦合器（coupler）以与光源连接。 光在矽波导中传递可能会遭遇光子损失（photon loss）的问题，主要的原因是波导内壁的粗糙（roughness）问题，这是波导制程的挑战之一。 调制器的种类繁多，这是因为前文中说的光可用来程序化以承载信息的自由度很多。 常见的调制器有用来调制相位（phase）和振幅（amplitude）的马赫曾德干涉仪（Mach-Zehnder Interferometer；MZI）、环形谐振调制器（ring resonator modulator）、载子耗尽调制器（carrier depletion modulator）；调制振幅的电吸收调制器（Electro-Absorption Modulator；EAM）；调制相位的相位调制器（phase modulator）、热调制器（thermal modulator）；调制波长与频率的可调谐滤波器调制器（tunable filter modulator）等。 调制器基本上是主动元件，亦即需要外来的能量注入以调制光的强度（intensity）、频率、振幅等，这些都是与能量密切相关的物理量。而且，调制的手段通常是透过电来改变物质的特性，譬如用电压或产生热来改变材料的折射率，进而调制光的诸种特性，这些手段都有能耗的。最后是光子传感器它的功能是将光信号转为电信号，以利于进一步处理、储存及传送信号。光子传感器的种类有光电二极管（photodiode）、雪崩光电二极管（avalanche photodiode）、光电倍增管（photomultiplier tube）、电荷耦合元件（Charge-Coupled Device；CCD）等，各有应用领域。 光子传感器材料包括矽、矽锗（SiGe）以及砷化镓铟（InGaAs）等。以目前与AI相关的矽光子应用而言，矽锗光电二极管在波长区间、响应（responsibility）、速度和整合程度各种技术特性的综合考量下，矽锗光电二极管是比较合适的选择。光子元件范畴的复杂程度以及各范畴内元件选择的众多，充分显示矽光子还处于发展的早期，这对即将展开的矽光子量産构成生产制程以外的非技术挑战。

矽光子（silicon photonics）是指在矽基半导体中，整合入可以调制光子的光子元件，在芯片中或系统中，可以同时协作电子积体线路（Electronic IC；EIC）、光子积体线路（Photonic IC；PIC）的功能。  目前已经开始量产的矽光子产品，绝大部分是用于长距离通讯的收发器（transceiver），其中包含传送／接收电／光信号以及转换、处理信息的功能元件。 延伸报导名人讲堂：矽光子的发展与挑战 （一）：电子与光子 现今矽光子的急迫需求与近年来人工智能应用的迅速兴起密切相关。人工智能的模型训练过程中，信息的传递大量集中于芯片与芯片之间、服务器与服务器之间。在可预测的未来，数据的传递超过7成以上会是这种短、中距离的通讯类型。数据流量和密度的骤增，产生大量焦耳热，散热遂成为半导体技术发展中最尖锐的问题。  根据原先的异质整合路线图（Heterogeneous Integration Roadmap；HIR），矽光子应该在2020年就进入异质整合量产的时程。迟了近5年，现在终于要启动了。  围绕在矽基半导体讨论PIC，除了矽的制程比较成熟外，自然是有矽的材料特性考量。  首先，矽对在1.1~8微米的近、中红外（near to mid infrared）区域波长的光是透明的，也就是说红外光在矽中可以通行无阻，不会被吸收，这是让光子能当信息载子的先决条件。  矽的另一大优势在于它的高折射率（refraction index），在近红光的波长范围内，矽的折射率大概是3.5。这意味着—譬如常用的光纤通讯波长1,550纳米的光，在矽中只有1550/3.5=443纳米的波长，光元件尺寸可以因为高折射率的原故而大幅缩小。以前述波长光子可以通行的波导（waveguide；功用有点像电子的金属线）为例，单模（single mode）的波导一般就定在220纳米（方形波导的截止波长（cut-off wavelength）是光的半波长）。  矽的非线性光学效应（nonlinear optical effects）也相对的比较强，譬如在近红外区的双光子吸收（two-photon absorption；TPA）以及自由载子吸收（free carrier absorption；FCA）。非线性光学效应通常可以用来调制光线，即矽的材料特性适合做PIC的主动元件（active device）。另外，相较于其他候选材料，它的散热系数较高，比较适合做高功率光元件。  矽的材料当然也有缺点。第一个缺点是矽的能带间隙不是直接能隙（direct bandgap），白话的说就是矽无法利用它的自然能隙来产生光子。所以如果要在矽晶PIC上直接做出光源，一般需要外来异质材料当成光源，譬如加入III-V族的元素以做出量子点之类的光源。  另外，有一好没两好。有较活泼的光学特性也意味着光在矽中传导比较容易产生光子损失（photon loss），这也是做矽波导的主要挑战之一。  幸好有兼容于矽半导体制程材料氮化矽（SiN）可以与矽互补，这是半导体业界非常熟悉的材料。氮化矽可以用化学气沈积法（CVD）长于晶圆之上，这是半导体的标准制程。  氮化矽的折射率较低，在1,550纳米时只有2，所以做出的光元件肯定比较大。但是它的TPA和FCA非线性光学效应都比较小，做出来的波导光子损失也比较少。  另外，氮化矽对光的透明应间自400纳米~7微米，在可见光的区间它也是透明的。这一点对有些应用至为重要，譬如生物传感器（biosensor）常常需要使用可见光波长的波段。  2种材料对照来看，矽比较适合做需要比较紧致线路、高效能、高能耗的主动元件；氮化矽比较适合做光被动元件（passive device），譬如低光子损耗的波导、谐振器（resonator）、筛选器（filter），或者需要可见光波长、较低非线性光学效应的应用。  另外有数种材料因为它们独特的非线性光学效应也被考虑在不同应用之中，譬如钽酸锂（lithium tantalate；LiTaO3）它有很强的非线性光学性质如二次谐波产生（Second-Harmonic Generation；SHG）和参量振荡（parametric oscillation）。更重要的是它有很强的电光效应（electro-optic effect；Pockels effect），可以用电场快速的调制光子，在光子计算（photon computing）的应用中，此乃天选之物。 

在猪养殖业中，仔猪死亡率是一个需要仔细处理的严重问题。特别是，在头三天里，有7.5%的仔猪会被母猪意外压死。平均每天有1.2头仔猪被母猪压死。具体来说，仔猪压死可能发生在母猪躺下或翻身时。这样的事故更容易发生在较弱的仔猪身上，因为较弱的仔猪更有可能靠近母猪吸乳。此外，当产房温度较低时，仔猪也会更靠近母猪保暖。因此，为了防止仔猪被母猪压死，我们应该避免仔猪饿和受冷。或者，可以使用产房笼来限制母猪的姿势变化，并为仔猪提供更安全的空间。当一头仔猪被压死时，养猪者必须在太迟之前迅速采取移动。一位技术娴熟的养猪者可以通过仔猪的尖叫声来检测仔猪的死亡，并强迫母猪站起来或将被压死的仔猪与母猪分开。然而，监控产房笼对养猪者来说是一项全天候的工作，而劳动成本过高。物联网技术可由麦克风感应器中收集猪的声音数据，并在仔猪被压死时自动采取移动。我的研究团队利用 IoTtalk 的物联网设备管理平台，提出了 PigTalk 技术，来解决仔猪被压死的问题。透过对产房收集的声音数据进行实时分析，PigTalk 检测是否有任何仔猪尖叫事件发生，并自动启动母猪警报器进行应急处理。PigTalk利用一种音频转换方法来预处理原始声音数据，并在机器学习中利用最小-最大标度化来检测仔猪的尖叫声。PigTalk以上述数据预处理方法与机器学习模型微妙的参数设置将仔猪尖叫检测准确度提高到了 99.4%，比以前的解决方案（最高达 92.8%）更好。PigTalk 可以在 0.05 秒内拯救 99.93% 的仔猪。这样的结果已在商业化的产房得到验证。PigTalk 是一种新方法，可以自动减轻仔猪被压死的情况，这是过去无法实现的。PigTalk提供一个线上操控的GUI (graphical user interface)，猪场饲主可用手机控制强迫母猪站起来的致动器(Actuator)。图(a)提供的致动器包括振动地板、气流喷射、洒水系统和电极(有些不太人道，并未真正实作)。当猪场饲主收到警报时，他/她通过手机观看从摄像机 (图(b)) 发送来的视频，并可操作摄影机放大影像，清楚观察(图(c)) 。如果仔猪的尖叫声不是由于被压死引起的，那麽养猪者可以远程停止致动器 (图 (f))。如果确实发生了仔猪压死，则他/她应该跑到笼子处理这个仔猪压迫事件。养猪者可以选择打开或关闭致动器 (图 4 (a))，当危险情况得到缓解时停止致动器。在PigTalk中，环境致动器例如加热灯可以手动打开/关闭 (图 4 (d))，或者在温度变化时自动打开/关闭 (图 4 (e))。PigTalk抢救小猪大作战是运用AI及物联网技术的很好范例。关于技术的详细信息，请参阅W. E. Chen, Y.-B. Lin, L.-X. Chen (2021, June). PigTalk: an AI-based IoT Platform for Piglet Crushing Mitigation. IEEE Transactions on Industrial Electronics, 17(6): 4345-4355。 

自然界基本作用力有4种，由强至弱排列：强作用（strong interaction）、电磁作用（electromagnetic interaction）、弱作用（weak interaction）以及重力作用（gravity）。20世纪以及21世纪的文明，除了核能与强作用相关外，主要是由电磁作用的应用所铺展开来的。  电磁作用的基础理论是电动力学（electrodynamics），马克士威尔方程序（Maxwell’s equations）就是其中描述电磁场与电荷、电流作用的基本方程序。在现在人类文明已能处理个别粒子行径的当下，量子现象变得格外重要。能处理量子现象的电磁学叫量子电动力学（Quantum ElectroDynamics；QED）。  QED是最基础的理论之一，人类知识领域的最前沿。至今所有的实验数据与QED的理论预测完全符合，实验与理论精确度的竞赛都已经较劲到小数点后12位了！说QED是人类文明坚实的柱石一点也不为过。  QED理论中有2个主角：电子与光子。前者扮演的角色比较单纯，就是有质量、带电荷、有自旋（spin）的粒子；后者除了本身是粒子外，也是产生电磁作用的中介。  电子，或者电子集体移动的电流，我们感觉上比较熟悉，是我们在材料中容易操控的物质。它们被用来当成携带／储存信息的载子（carrier）。譬如将电容上有无电荷存留的状态，当成1或0；或者将晶体管中有无电流流过，当成1或0。控制电子状态的手段通常是电压，这也是电磁学中的一员。电场和磁场是光子的组成份子，但是单纯的电场或磁场不能自由移动，无法当成信息的载子。  我们习惯的电子载子操控方式是让电子在金属中流动，电子在金属传导的过程中不断地与金属原子晶格碰撞、产生热能，这就是焦耳加热（joule heating）。当摩尔定律走到原分子尺度时，金属线愈发细微—电阻更高，而芯片要传递的信息量更大，焦耳热的问题变得无所不在，从芯片内、芯片之间、系统内乃至于系统之间，任何信息的移动都生热量。如何降低发热、加强散热变成计算力进一步提升的主要挑战。寻求另外形式的载子以避免或降低焦耳热的产生势在必行。 光子技术也早已应用于读取／储存信息及传递信息。前者如以前的光盘，后者如现在于网络的光纤通讯。但是这与近代文明的核心—半导体有相当的距离。是否有办法整合光子入半导体的体制、承担信息载子的任务，成了目前的研发方向。  光子在传递的过程中理论上不会发热，而且传递信息速度比电子快了近100倍，这是它被考虑成另类信息载子的首要原因，这优势在线上光纤通讯中已得到充分的展示。  另外，光子的自由度极为丰富。目前用光子元件调制（modulate）光以编码（encode）光擕带信息的自由度有强度（intensity）、相位（phase）、频率、方向、波长等。但其实光还有时间段（time-bin）、轨道角动量（Orbital Angular Momentum；OAM）以及极化（polarization）等自由度可以用来编码信息。一个光子经光元件调制后最多可以有144个状态，这是不久前在光子的量子纠缠实验中所展示证明地。光可以携带巨量信息，但这也是目前将光纳入半导体信息处理体制的挑战之一。  光子还有一个劣势，就是光子和光子之间不会交互作用。本来用光子来控制、调制光子是最理想的状况，但是由于这个因素，对于光子的调制必须透过物质来进行。特别是对于光子主动元件（active devices，能改变光子的频率、波长、自我聚焦等效应）要以非线性光学材料（nonlinear optical materials）来组成。而这些非线性效应一般来说是作用的高端效应，作用较弱，需要以另外的手段来加强，这使得光子元件的尺寸一般都相当大。这是光子的优点所伴生的缺陷。